DSP和FPGA各顯神通，應對TD-SCDMA基站成本和演進(jìn)需求

由于運營(yíng)商大手筆進(jìn)行基礎設施建設的時(shí)代已經(jīng)過(guò)去，成本和靈活性成為對通信基礎設施的共同要求，對于TD-SCDMA基站更是如此。因為采用了智能天線(xiàn)等先進(jìn)技術(shù)，TD基站的容量大幅提升，但也還帶來(lái)了成本挑戰;另外，TD技術(shù)仍在演進(jìn)之中，要求核心芯片同時(shí)提供高性能和可編程能力。這限制了初始成本高和靈活性差的ASIC芯片，為可編程DSP和FPGA帶來(lái)了更多的機會(huì )。為了應對這些挑戰，DSP和FPGA供應商紛紛在工藝技術(shù)和架構上進(jìn)行創(chuàng )新，并試圖踏入對方的領(lǐng)地。此外，可能會(huì )在TD領(lǐng)域興起的Femto基站也吸引了DSP和FPGA供應商，以及一些新興芯片供應商。

智能天線(xiàn)助FPGA進(jìn)入TD基站射頻卡

傳統上，FPGA主要發(fā)揮接口和連接功能，但FPGA技術(shù)進(jìn)步和系統對大量計算的需求，讓更多的FPGA進(jìn)入了基站系統的核心——射頻卡和基帶卡中，這在TD基站中更是明顯。IEEE高級會(huì )員、賽靈思公司無(wú)線(xiàn)基礎設施垂直市場(chǎng)系統架構師溫得敏博士表示：“除了膠合邏輯和連接功能外，FPGA正進(jìn)入系統核心，這已經(jīng)是一種趨勢，特別是在射頻卡應用方面。”

與WCDMA相似，TD基站射頻卡處理涉及到DUC(數字上變頻)、DDC(數字下變頻)、CFR(峰值因子降低)和DPD(數字預失真)等。不同的是，由于TD采用智能天線(xiàn)(SA)等先進(jìn)技術(shù)，在提升基站容量的同時(shí)，也帶來(lái)了更多通道和更多成本。溫得敏解釋說(shuō)：“由于智能天線(xiàn)在均勻圓陣列(UCA)中使用了多達8個(gè)天線(xiàn)，實(shí)現和部署成本都比WCMDA系統高。實(shí)現成本高是因為要為UCA中的每個(gè)天線(xiàn)復制收發(fā)鏈，除了額外的ADC和DAC外，需要為每個(gè)天線(xiàn)復制DUC和DDC鏈。因此正確實(shí)現SA，同時(shí)獲得性能和成本效益，是基站設備商的主要挑戰之一。”

而FPGA的強大并行處理能力可以很好滿(mǎn)足這種需求。溫得敏表示，以專(zhuān)用芯片組的方式復制DUC和DDC鏈，會(huì )對PCB面積、功耗、散熱以及射頻卡的可靠性產(chǎn)生影響。利用Virtex4 SX FPGA中內嵌的DSP48乘法器，賽靈思為數字前端(DFE)設計提供完整參考方案包。采用賽靈思的TD DFE方案，基站供應商能夠實(shí)現18通道射頻卡、6載波和3天線(xiàn)的配置，只需使用單個(gè)的Virtex4 SX25，取代多達5×DUC和5×DDC ASSP芯片組，可獲得更低成本、更低功耗和更好的電路板可靠性。

溫得敏還補充說(shuō)，通過(guò)使用恰當的打包方案，基站供應商可以方便升級，滿(mǎn)足額外的需求，例如采用更多的天線(xiàn)或諸如MIMO這樣的先進(jìn)天線(xiàn)應用。這意味著(zhù)升級到更大型的FPGA，無(wú)需更改最初的射頻卡PCB。另外，采用賽靈思最新的65nm Virtex 5，客戶(hù)可以獲得更強性能和更大功耗節省。

對于DFE應用，Altera公司通信業(yè)務(wù)部門(mén)高級總監Arun Iyengar也指出：“TD射頻卡的多通道特性非常適合采用FPGA。利用我們DSP Builder工具中的IF Modem框架和創(chuàng )新，在Stratix III DSP引擎上實(shí)現時(shí)分復用和多路通道，Altera FPGA能夠輕松完成這些任務(wù)。”

除了實(shí)現成本外，采用智能天線(xiàn)的另外一個(gè)問(wèn)題就是現場(chǎng)安裝成本。一個(gè)解決方法是使用射頻拉遠單元(RRU)，PA靠近天線(xiàn)陣列，因此縮短昂貴的低損耗RF同軸線(xiàn)。連接RRU和基帶卡是采用IF數據協(xié)議，例如CPRI或者OBSAI光纖鏈路，而它們通常在FPGA中實(shí)現，Altera和賽靈思都有相關(guān)解決方案。溫得敏表示：“賽靈思通過(guò)合作伙伴提供完整的RRU方案，可以用于WCDMA、WiMax和TD-SCDMA。”

Altera的Iyengar還補充說(shuō)，由于TD使用智能天線(xiàn)，必須進(jìn)行智能天線(xiàn)校準，在任何公開(kāi)的出版物中，對這一關(guān)鍵領(lǐng)域的關(guān)注還不夠。校準目的是估算并補償多路天線(xiàn)接收和發(fā)送側引入的振幅和相位差。因此，校準單元作為基站的一部分，類(lèi)似基站的另一個(gè)發(fā)射器和接收器，從而可以估算這些差異。這需要進(jìn)行系統分支(system ramification)，并且需要很深的技術(shù)，而Altera在這方面有豐富的系統經(jīng)驗，并且與客戶(hù)在系統規劃上分享這些經(jīng)驗。

TD基站主要芯片供應商德州儀器(TI)也表示，TD信號鏈密度要求采用高集成度方案，以節省PCB面積，另外，它也給射頻卡上高質(zhì)量時(shí)鐘分配帶來(lái)挑戰。由于產(chǎn)品線(xiàn)寬廣，TI目前提供成熟的完整信號鏈方案，包括DDC/DUC、高速數據轉換器、RF、時(shí)鐘、背板接口以及標準邏輯組件等。TI強調端：“在收發(fā)端，TI產(chǎn)品路線(xiàn)圖將和TD發(fā)展方向保持一致，為演進(jìn)中的TD提供完整解決方案。一個(gè)例子就是最新的只有單個(gè)天線(xiàn)的室內RRU，與室外RRU不同的是，室內RRU定位于更高輸出功率，因此需要開(kāi)發(fā)最佳效率和性能的新技術(shù)。TI關(guān)注這種演進(jìn)需求，將利用廣泛IP組合提供高集成度芯片組方案。”

TD演進(jìn)加劇基帶卡上DSP和FPGA之爭

除了射頻卡外，FPGA更大的野心還在于基帶卡，而這一直是TI和飛思卡爾等DSP芯片廠(chǎng)商的領(lǐng)地，不久前，TI就宣布，大部分中國試運行中的TD基站采用了其TMS320TCI100 DSP。雖然現階段FPGA主要還是充當DSP的協(xié)處理器，但隨著(zhù)兩者都在向對方領(lǐng)地滲透，未來(lái)兩者的正面競爭不可避免。

Altera的Iyengar介紹說(shuō)，和WCDMA類(lèi)似，FPGA在TD數字基帶中用于實(shí)現碼片率處理以及同步(FFT或者FIR相關(guān))，還可以用于TD基帶中的聯(lián)合檢測，以及實(shí)現QRD-RLS脈動(dòng)陣列等。他還指出，更強的處理需求，使得更多FPGA將應用于基帶卡中。他解釋說(shuō)，幾年前，CDMA帶寬只有1.25MHz，目前談?wù)摰腖TE單載波帶寬達到了20MHz。作為一種趨勢，所有無(wú)線(xiàn)技術(shù)都向OFDMA-MIMO發(fā)展。另外，網(wǎng)絡(luò )架構正扁平化，很多功能進(jìn)入基站中，以降低延遲和為最終用戶(hù)提供真正的移動(dòng)寬帶體驗。這導致需要更強的處理能力，大部分是純粹的數據通路和并行處理，基于FPGA的基站利用了FPGA天生的靈活性和擴展性，無(wú)論是傳輸回程卡、MAC/RLC(射頻鏈路控制)、PHY還是射頻收發(fā)器，FPGA應用都在逐步增長(cháng)。Iyengar總結說(shuō)：“ DSP SoC非常適合實(shí)現某些信號處理任務(wù)，例如控制或者非確定性任務(wù)。我們認為基于FPGA和DSP的基站將是主流，只有很少的ASIC新設計。”

和Altera一樣，賽靈思的溫得敏也認為FPGA用于基帶信號處理的驅動(dòng)力是更高的數據率和更低的延時(shí)需求，但他的觀(guān)點(diǎn)更為激進(jìn)，暗示FPGA將取代DSP成為基帶核心。他表示，傳統的系統劃分方法是，DSP芯片用于符號率處理，FPGA用于諸如碼片率處理這樣的高計算量和重復性任務(wù)。然而，更小的延時(shí)要求、鏈接自適應和為不同服務(wù)提供QoS的需求，預計未來(lái)更多的FPGA將應用于諸如LTE要求的基帶功能。他強調說(shuō)：“這意味著(zhù)單獨的DSP處理器將轉向更高層中的低計算負載和控制應用。另一方面，由于延時(shí)要求，系統廠(chǎng)商可能只需要一個(gè)網(wǎng)絡(luò )處理器，所有其它必要的較低層功能都在FPGA上完成。”

對此，TI DSP系統業(yè)務(wù)發(fā)展經(jīng)理李儉反駁說(shuō)：“在可預見(jiàn)的未來(lái)，FPGA不可能取代DSP。”他表示，數據服務(wù)需求要求更強計算能力的同時(shí)，也要求復雜控制功能，而通過(guò)集成更強加速器、多核和存儲架構創(chuàng )新，TI DSP可以同時(shí)滿(mǎn)足這兩種需求，并且可以消除FPGA。

李儉解釋說(shuō)，當談?wù)揇SP的時(shí)候，傳統意見(jiàn)是看其執行數?運算的速度，例如FFT和CTC等，實(shí)際上3G比FFT處理和自適應調制復雜得多，DSP器件中集成的硬件加速器就可以有效完成這類(lèi)運算。3G不同之處在于數據服務(wù)能力，例如HSDPA、HSUPA和未來(lái)的LTE，這要求器件在復雜控制和數據處理方面具有良好的性能，而FPGA難以做到。憑借優(yōu)化的L2內置內存和內部存儲架構，TI DSP是市場(chǎng)中性能最均衡的產(chǎn)品：計算速度快;在支持復雜控制代碼方面功能強大。市場(chǎng)中的有些產(chǎn)品在硅片內部放置了很大的存儲記憶體，但L2緩存卻很小很慢，這種方式在數據服務(wù)相關(guān)應用方面具有很大的設計風(fēng)險。

除了已大量用于TD試驗網(wǎng)的單核TMS320TCI100外，TI還在提供多核DSP TMS320TCI6?87樣片，它采用3個(gè)1GHz DSP核，可以用于GSM、TD與WiMAX基站。TCI6?87具有天線(xiàn)接口和串行Rapid I/O接口，并集成了TCP2和VCP2加速器，提升了系統性能并降低了成本。值得注意的是，TI已經(jīng)針對WCDMA基站推出了高集成度3核DSP TMS320TCI6?88，通過(guò)集成大量加速器和接口，TCI6?88能夠在單芯片上支持WCDMA宏基站所需的所有基帶功能，且無(wú)需 FPGA、ASIC及其它橋接器件，總BOM縮減為原來(lái)的1/5。

TI是否也會(huì )為T(mén)D基站 定制這樣的SoC呢?李儉表示：“TI非常專(zhuān)注于TD系統，至于為T(mén)D定制的SoC，目前正在開(kāi)發(fā)之中，我們不能透露細節。”他還指出，除了改善內核性能以外，TI將增加更多強大的硬件加速器以提升系統性能。另外，TI也在提升緩存架構，以擴大領(lǐng)先對手的性能優(yōu)勢。

李儉總結說(shuō)，從芯片角度來(lái)看，FPGA在功耗方面的表現仍然不好，而且在大量生產(chǎn)方面不具有成本效益。將來(lái)當TD網(wǎng)絡(luò )變得更加成熟的時(shí)候，一些OEM廠(chǎng)商可能會(huì )考慮把ASIC用于碼片率處理，外加DSP用于符號率處理，就象一些主要OEM廠(chǎng)商現有的WCDMA系統。當考慮是否設計ASIC時(shí)，應該認真分析所需時(shí)間和高額研發(fā)費用，以確保合理的投資回報。

對于FPGA的成本和功耗問(wèn)題不利于大量生產(chǎn)的說(shuō)法，FPGA陣營(yíng)表示反對。溫得敏指出，賽靈思提供兩種降成本的途徑，一是客戶(hù)可以利用賽靈思最新的芯片技術(shù)，如已經(jīng)出貨的65nm FPGA;二是嚴格意義上的cost down方法，賽靈思提供easypath FPGA定制技術(shù)，可以將單位成本降低30~75%，風(fēng)險非常低，無(wú)需設計工程資源，從開(kāi)始到完成只需要12周時(shí)間。

Altera的Iyengar則強調：“在未來(lái)系統中，靈活性和低成本是關(guān)鍵因素。FPGA能滿(mǎn)足所有這些發(fā)展趨勢，它具有內在的低成本能力，例如Altera的HardCopy，將成為首選方法。DSP有一定的靈活性，但是成本不低，ASIC有成本優(yōu)勢，但完全喪失了靈活性”。他還特別強調了Altera 65納米FPGA的低功耗優(yōu)勢可以降低成本。他解釋說(shuō)，應該同時(shí)關(guān)注CAPEX成本和OPEX成本，運營(yíng)商所花費的OPEX幾乎是CAPEX的3倍，功耗是一個(gè)重大的因素，Altera預見(jiàn)到了這一點(diǎn)，和其他65nm工藝技術(shù)相比，從四個(gè)方面采取措施解決了功耗問(wèn)題。

TD Femto基站成為新老廠(chǎng)商的新戰場(chǎng)

在WCDMA和WiMax領(lǐng)域，微微基站(Pico)和毫微微基站(Femto)已經(jīng)成為非常熱門(mén)的話(huà)題。由于它可以降低網(wǎng)絡(luò )部署成本，解決傳統3G室內覆蓋和死角問(wèn)題，改善室內無(wú)線(xiàn)寬帶服務(wù)，并抵抗VoIP的威脅，受到了不少運營(yíng)商的追捧，也成為芯片供應商爭奪的新陣地。

Altera的 Iyengar表示，Pico和Femto是WCDMA和WiMAX的關(guān)鍵增長(cháng)領(lǐng)域，隨著(zhù)覆蓋區域的增加，TD也會(huì )走同樣的路。Altera的Cyclone和HardCopy等產(chǎn)品在Pico和Femto上都得到了廣泛應用。對于Pico，我們的解決方案被WCDMA、WiMAX、CDMA2k和TD產(chǎn)品所采用。WCDMA、CDMA2k和WiMAX Femto產(chǎn)品也有較大的需求，不過(guò)目前還沒(méi)有看到任何TD Femto產(chǎn)品的公開(kāi)發(fā)布。當然，我們也完全能滿(mǎn)足這一市場(chǎng)領(lǐng)域的需求。

賽靈思的溫得敏也指出，WCDMA領(lǐng)域Pico 和Femto需求背后的推動(dòng)力是提供更高容量和更高速率的數據服務(wù)，例如為手機用戶(hù)提供VoD服務(wù)，而無(wú)需給宏基站帶來(lái)負擔。TD網(wǎng)絡(luò )將會(huì )看到這種需求，特別是不久的將來(lái)IPTV和帶高清LCD的手機等殺手級應用變得普遍。

不過(guò)，TI卻認為T(mén)D Femto還需要一段時(shí)間。李儉表示，TI發(fā)現有些運營(yíng)商對于Femto布署感興趣，而且希望在2008年開(kāi)始場(chǎng)外試驗。但是，具體的系統和產(chǎn)品要求不是非常明確，而且似乎仍在變化之中。OEM廠(chǎng)商擔心在布署Femto時(shí)會(huì )遇到障礙：(1)頻率規劃，以及femto基站和macro/mirco/pico基站之間的干擾問(wèn)題仍然有待解決;(2)DSL傳輸的QoS問(wèn)題;(3)運營(yíng)商能夠獲利的商業(yè)模式問(wèn)題;(4)需要很多功能，但目標成本非常低。

李儉表示， TD首要任務(wù)是建立網(wǎng)絡(luò )覆蓋，在TD布署的初期階段，Femto需求應該不是非常迫切，甚至從運營(yíng)商的角度看也是如此，另外Femto基站規格尚未確定。但他也表示，TI DSP產(chǎn)品線(xiàn)范圍廣泛，從低成本、高性?xún)r(jià)比的達芬奇系列(ARM+DSP)到高性能多核DSP，如何建立Femto基站，取決于客戶(hù)的目標規格。

賽靈思的溫得敏則再一次“向DSP開(kāi)炮”：和單個(gè)宏/微基站相比，Femto只需服務(wù)于很少的用戶(hù)，因此目前用于基帶處理的DSP處理器是“大材小用”。另外，由于Femto和WLAN接入點(diǎn)類(lèi)似，因此BOM成本將是主要推動(dòng)力。因此，為了滿(mǎn)足Femto設計，用戶(hù)會(huì )很自然用低成本的處理器實(shí)現更高層功能，同時(shí)用DSP優(yōu)化的低成本Spartan-DSP實(shí)現物理層——Spartan-DSP的計算性能可達30GMAC。

新興基帶芯片供應商picoChip總裁兼CEO Guillaume d'Eyssautier認同BOM成本是Femto的主要推動(dòng)力。不過(guò)，他笑道：“因為成本和功耗問(wèn)題，我們的競爭對既不是DSP，也不是FPGA，而是ASIC，不過(guò)ASIC沒(méi)有我們的靈活性。”多核DSP廠(chǎng)商PicoChip是目前Femto的主要芯片供應商之一，據稱(chēng)也有中國廠(chǎng)商采用其芯片研發(fā)TD Femto。

與傳統DSP、FPGA處理器不同的是，picoChip的多核DSP是一種粗粒度的超大規模并行異構16位處理器陣列，其運算和通信資源是靜態(tài)分配的，它把專(zhuān)用ASIC的計算密度和傳統高端DSP的可編程性結合在一起，據稱(chēng)可取代含有多個(gè)DSP、FPGA及通用控制器的混合架構體系。目前picoChip采用90納米工藝的第三代PC202器件已經(jīng)量產(chǎn)，它集成了ARM9核(280MHz)，含有248個(gè)處理單元，片上集成了FFT、CTC、Viterbi、R-S和Encryption等硬件加速器，可提供230GMIPS和31GMACS的性能。