基于DSP的頻率特性分析儀設計

頻率特性分析儀可以對被測網(wǎng)絡(luò )的頻率特性進(jìn)行快速的動(dòng)態(tài)測量，得出被測網(wǎng)絡(luò )傳輸特性，并將測量結果以數據或圖形的形式實(shí)時(shí)顯示。傳統的掃頻儀大多結構復雜、體積龐大、價(jià)格昂貴且操作復雜。因此，具有低成本、數字化、智能化、高性能的頻率特性分析儀的需求日益擴大。一種基于DSP和DDS技術(shù)的新型數字合成掃頻儀的設計被提出。

系統使用DDS技術(shù)設計高精度的掃頻信號源，采用模擬檢波和鑒相方法，實(shí)現幅頻測量和相頻測量;使用DSP作為數據處理和控制核心，完成測量控制、信號發(fā)送、數據采集和實(shí)時(shí)處理等任務(wù);最后通過(guò)TFTLCD和VGA接口實(shí)時(shí)顯示或輸出測量結果，完成了一款低成本、高性能的頻率特性分析儀設計。

1 頻率特性分析儀的系統設計方案

頻率特性分析儀主要包括掃頻信號源模塊、幅度和相位檢測模塊、數據采集模塊、數據處理及控制模塊、圖像顯示與交互接口模塊，系統總體框圖如圖1所示。

在系統中掃頻信號源采用專(zhuān)用DDS器件實(shí)現，可以產(chǎn)生頻率連續可變的正弦信號，滿(mǎn)足系統的頻率帶寬及頻率步進(jìn)要求，同時(shí)配合外部的Ⅱ型衰減網(wǎng)絡(luò )，實(shí)現大動(dòng)態(tài)范圍的連續幅度輸出。幅度檢測電路使用對數放大器實(shí)現，檢波輸出的模擬量由ADC轉換為數字量，送入控制及處理電路進(jìn)行數據處理;相位檢測采用專(zhuān)用相位差檢測芯片。直接將被測系統輸入和輸出信號的相位差轉換為模擬量，經(jīng)ADC轉換為數字量送入控制和數據處理電路進(jìn)行數據處理。

數據處理和控制電路由DSP+FPGA組成，主要完成系統主要器件的邏輯控制，數據處理，顯示輸出和交互接口控制，協(xié)調整個(gè)系統完成測量。顯示輸出及交互接口電路主要完成各種命令和數據輸入和測量結果顯示與輸出?？奢敵龅男盘栴l率范圍是20 Hz～150 kHz。

2 軟件設計

ADI公司的VisualDSP++具有靈活的工程管理體系，為DSP處理器應用程序和項目的開(kāi)發(fā)提供了一整套工具。系統中DSP軟件的主要功能是協(xié)調和控制系統完成測量功能，并進(jìn)行數據處理。

通過(guò)中斷方式由鍵盤(pán)獲得各種設置參數和命令，并據此進(jìn)行控制掃頻信號源與數據采集電路，將采集到的數據進(jìn)行相應的計算處理后送到液晶和VGA顯示，系統正常測試程序流程如圖2所示。

DDS控制程序包括AD9958初始化和輸出通道控制，輸出信號頻率幅度相位控制。DDS在上電后首先進(jìn)行主復位，然后依次寫(xiě)寄存器CSR和FR1，設置AD9958輸出通道，接口模式為1位串行模式(2線(xiàn))，設置內部鎖相環(huán)參數使系統時(shí)鐘為500 MHz。

接描述文件(LDF)定義系統的配置、存儲器的分配、鏈接器的分配，它描述了輸入段到輸出段及其真實(shí)物理地址的映射。在系統中由于擴展了SDRAM，將顯示數據放在外部存儲器SDRAM中，同時(shí)將字模和一部分程序放在外部Flash中，因此需要對上述LDF文件進(jìn)行修改。

由于A(yíng)DSP-BF532內部RAM有限，系統所有程序不可能全部在內部RAM中執行，因此將按鍵處理等不常用程序寫(xiě)入Flash中，需要執行時(shí)再從Flash中取指令運行，函數定義時(shí)與字模相同。

3 FPGA邏輯設計

3.1 SPI收發(fā)邏輯

系統中控制板與模擬板之間使用SPI接口進(jìn)行命令和數據的傳送，需要控制的對象包括包括DDS、AD7655、鍵盤(pán)和68595，結構框圖如圖3所示。

DSP發(fā)送命令或數據給FPGA，FPGA根據相應PF引腳的狀態(tài)判斷接收對象并進(jìn)行轉發(fā)，當需要讀取A/D數據時(shí)將DSP與AD直連。

通過(guò)邏輯分析儀觀(guān)察Blackfin DSP的SPI接口發(fā)現，當設置為8位模式，自動(dòng)控制片選信號。當最后一個(gè)8位數據中的第一個(gè)送出時(shí)，片選自動(dòng)復位。在系統中為了使用片選判斷DSP是否在收發(fā)數據，并能完整接收DSP發(fā)送的數據，使用手動(dòng)方式控制SPI片選信號狀態(tài)，在發(fā)送完數據后延時(shí)一段時(shí)間片選信號再復位。

3.2 DDS控制邏輯

系統中為簡(jiǎn)化設計和控制，對DDS芯片只寫(xiě)不讀，控制信號輸出的通道，輸出信號頻率和幅度、相位，由于不同的寄存器位長(cháng)不同，DSP在發(fā)送數據或命令時(shí)多發(fā)送1 Byte，表示后續的有效數據長(cháng)度，DDS控制邏輯根據此參數控制狀態(tài)機將接下來(lái)的數據轉發(fā)給DDS，最后送出UPDATE信號，使設置生效。圖4為DDS控制邏輯框圖。

寫(xiě)24位數據時(shí)的時(shí)序仿真如圖5所示。

3.3 繼電器控制邏輯

繼電器的控制由串并轉換芯片TPIC68595實(shí)現，FPGA邏輯將相應的串行控制字送入TPIC68595芯片，并打開(kāi)輸出使能。TPIC68595輸入時(shí)鐘不能過(guò)高，因此需將主時(shí)鐘分頻后輸出，圖6為T(mén)PIC6B595控制邏輯框圖。

從波形圖可以看出，使能信號每一次高電平，在轉換時(shí)鐘上升沿的控制下并行數據就串行輸出一次，轉換完成后，時(shí)鐘信號保持為低電平，同時(shí)并行輸出信號出現一次上升沿，將數據并行輸出從而控制相應的繼電器工作;使能信號為低時(shí)，數據線(xiàn)和時(shí)鐘線(xiàn)均維持上一狀態(tài)，為下一次轉換做準備。

4 幅頻特性測試

幅頻測試時(shí)根據設置參數依次修改頻率和幅度控制字，延時(shí)等待輸出穩定后開(kāi)始A/D采集，處理并將結果送顯示，完成一個(gè)測試點(diǎn)，依次掃描頻帶內的每個(gè)頻率點(diǎn)，完成一次掃頻測試。以低通濾波器為例進(jìn)行測試。

相頻測試時(shí)同時(shí)使能兩個(gè)通道，并設置通道1相位滯后通道0～90°，頻率與幅度設置相同。圖8所示為一階RC低通濾波器，其中R=1.5 kΩ，C=10 nF，使用Multisim進(jìn)行仿真，理想頻率特性幅頻特性如圖9所示，相頻特性如圖10所示。

使用頻率特性分析儀對一階RC低通濾波器進(jìn)行掃描測試，幅頻和相頻測試結果如圖11所示。

圖12所示為一階RC高通濾波器，其中R=1.5 kΩ，C=10 nF，使用Multisim進(jìn)行仿真，理想頻率特性幅頻特性如圖13所示，相頻特性如圖14所示。

使用頻率特性分析儀對一階RC高通濾波器進(jìn)行掃描測試，幅頻和相頻測試結果如圖15所示。

對一階低通和一階高通濾波器進(jìn)行測量，分別取3組不同頻率測量數據，如表1和表2所示。

由測試與仿真結果對比可知，儀器可以較準確地測出幅頻和相頻特性曲線(xiàn)，證明了系統設計的正確性。

5 結束語(yǔ)

在現代頻率合成技術(shù)的基礎上，采用ADI公司的Blanckfin 532作為控制和數據處理核心，實(shí)現了對模擬部分的精確控制和系統功能的控制與管理。設計了系統的人機交互接口，實(shí)現了幅頻和相頻測量功能，輸出測量結果正確。