<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> virtex-6

浮點(diǎn):用 FPGA 嵌入式處理器實(shí)現您的構想

  •   在采用數值處理技術(shù)創(chuàng )建嵌入式應用時(shí),通常以整數或定點(diǎn)表示法來(lái)確保算術(shù)運算盡量簡(jiǎn)單,這一點(diǎn)至關(guān)重要。因其不僅有助于使成本和功耗降至最低,而且還能盡可能地加速硬件部署。   FPGA 非常適用于執行定點(diǎn)運算,并能在邏輯或基于軟件或硬件處理器的實(shí)施方案中創(chuàng )建高度并行的數據路徑解決方案。Virtex®-5 FPGA 產(chǎn)品系列中 FXT 系列的最新硬件處理器 Xilinx® PowerPC® 440 可提供超標量功能,讓用戶(hù)能夠對器件編程,使其以高達 550 MHz 的時(shí)鐘速率并行執行
  • 關(guān)鍵字: xilinx  FPGA  Virtex  PowerPC  

賽靈思亞太聯(lián)盟計劃成員開(kāi)展目標設計平臺合作

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. )聯(lián)盟計劃成員(APAC Xilinx Alliance Program Members),是賽靈思作為 FPGA行業(yè)領(lǐng)導廠(chǎng)商實(shí)施目標設計平臺戰略的關(guān)鍵。賽靈思目標設計平臺戰略致力于幫助客戶(hù)縮短在應用基礎架構上花費的時(shí)間,而把精力更多地集中在為其電子系統賦予獨特的設計價(jià)值。近期賽靈思亞太聯(lián)盟合作伙伴峰會(huì )活動(dòng)在深圳的成功舉辦,意味著(zhù)其亞太地區的設計服務(wù)提供商和開(kāi)發(fā)板廠(chǎng)商與賽靈思已經(jīng)在密切合作,為確??蛻?hù)采用新一代 FPGA實(shí)現商業(yè)成功做
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  40nm  

Xilinx廣播產(chǎn)品大幅降低串行數字接口成本與功耗

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. )日前在2009 年國際廣播電視博覽會(huì ) (IBC2009) 上展示了串行連接領(lǐng)域的最新開(kāi)發(fā)成果,這些技術(shù)可顯著(zhù)降低串行數字接口的成本和功耗,并有助于全新 DisplayPort 和 Ethernet AVB協(xié)議的快速采用。賽靈思廣播連接目標設計平臺是上述創(chuàng )新成果的核心,該平臺不僅可簡(jiǎn)化全套廣播音視頻接口解決方案的開(kāi)發(fā),而且在同一可編程產(chǎn)品中能同時(shí)支持標清 (SD)、高清 (HD) 和 3G-SDI 等標準,從而有助于加速產(chǎn)品上市進(jìn)程,
  • 關(guān)鍵字: Xilinx  串行連接  DisplayPort  Ethernet  Virtex  

Xilinx宣布推出 ISE 設計套件11.3 版本軟件

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. ) 日前宣布推出 ISE® 設計套件11.3 版本軟件,為Virtex®-6 HXT FPGA 設計提供支持。Virtex®-6 HXT FPGA 專(zhuān)為40G/100G 有線(xiàn)通信和數據通信而優(yōu)化,為超高帶寬系統的設計人員提供線(xiàn)速超過(guò) 11Gbps的串行接口技術(shù)。ISE 設計套件 11.3 版本的推出,使設計人員得以利用涵蓋整個(gè)主流、高端以及超高端串行設計應用的所有連接領(lǐng)域內帶有串行收發(fā)器的 FPGA產(chǎn)品。
  • 關(guān)鍵字: Xilinx  Virtex  ISE  設計套件  

TI將數字電源管理成功應用于新一代Xilinx FPGA設計

  •   日前,德州儀器 (TI) 宣布,Xilinx 在其最新 Virtex®-6 ML605 現場(chǎng)可編程門(mén)陣列 (FPGA) 評估套件中采用 TI 電源管理技術(shù)簡(jiǎn)化電源設計。TI Fusion Digital Power™ 控制器可為 FPGA 用戶(hù)提供高級電源管理功能以及高度的設計靈活性,可實(shí)時(shí)監控電源系統的工作情況。   Xilinx 平臺市場(chǎng)營(yíng)銷(xiāo)總監 Brent Przybus 指出:“隨著(zhù) FPGA 設計的日益復雜化,具有精確電流監控功能的智能電源管理解決方案的需求
  • 關(guān)鍵字: TI  Virtex  FPGA  電源管理  

賽靈思目標設計平臺方案獲行業(yè)高度認可

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. ) 今天宣布,在8月28日成都舉辦的“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”上,《中國電子報》把“2009 FPGA最佳產(chǎn)品獎”授予賽靈思目標設計平臺(Target Design Platform, 簡(jiǎn)稱(chēng)TDP),對該平臺在幫助客戶(hù)大幅縮短研發(fā)周期,輕松實(shí)現創(chuàng )新設計并大大增強客戶(hù)競爭力方面的突出優(yōu)勢,給予了充分的肯定。   “賽靈思公司推出的目標設計平臺,給FPGA產(chǎn)品賦予了新
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  DSP  Spartan-6  

賽靈思兩項產(chǎn)品獲2009 EDN China創(chuàng )新獎提名

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. ) 今天宣布在IDG集團下屬權威電子雜志《電子設計技術(shù)》(EDN China)正在舉辦的2009年度創(chuàng )新獎評選中,其40nm 高性能Virtex?-6 FPGA 系列與目標設計平臺從數百項報名產(chǎn)品中脫穎而出,雙雙獲得提名進(jìn)入最后入圍產(chǎn)品。   “賽靈思目標設計平臺獲得這一電子業(yè)界著(zhù)名獎項的提名,再一次充分證明電子業(yè)界越來(lái)越重視推動(dòng)FPGA進(jìn)入主流系統開(kāi)發(fā)的新方法的需求?!?賽靈思公司產(chǎn)品與解決方案管理
  • 關(guān)鍵字: Xilinx  Virtex  40nm  目標設計平臺  

賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標準

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司今天宣布其最新一代Virtex®-6 FPGA系列兼容PCI Express® 2.0標準,與前一代產(chǎn)品系列相比功耗降低50%,與競爭產(chǎn)品相比性能提高15%。在Virtex-6 FPGA中集成的第二代PCIe®模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG PCI Express 2.0版本兼容性與互操作性測試,進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標準的聯(lián)盟成員的設計資源。這一重大的里程碑事件有望加速高帶寬PCIe 2.0系統在通信
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  

聯(lián)電65納米曝良率問(wèn)題 Xilinx受損

  •   繼臺積電傳出40納米制程出現良率問(wèn)題,聯(lián)電客戶(hù)端FPGA(Field Programmable Gate Array)芯片業(yè)者賽靈思(Xilinx),亦傳出因65納米制程良率問(wèn)題,導致高階產(chǎn)品Virtex-5大缺貨,且可能要到9月才能獲得解決。臺積電、聯(lián)電先后在40納米、65納米出狀況,顯示晶圓代工廠(chǎng)宣告已成熟的先進(jìn)制程技術(shù),恐怕還是距離客戶(hù)期待有一段差距,由于晶圓廠(chǎng)跟不上出貨腳步,不僅讓賽靈思急得跳腳,甚至迫使其調降財測。不過(guò),聯(lián)電對此并未發(fā)表評論。   近期半導體業(yè)界最熱門(mén)話(huà)題,就是晶圓代工廠(chǎng)與
  • 關(guān)鍵字: Xilinx  65納米  Virtex-5  40納米  

可編程技術(shù)勢在必行,一觸即發(fā)

  • 設計師們最有發(fā)言權,他們認為二十一世紀最具決定性的集成電路技術(shù)就是現場(chǎng)可編程門(mén)陣列(FPGA),而傳統門(mén)陣列和結...
  • 關(guān)鍵字: 可編程技術(shù)  FPGA  ASSP  Virtex-6  Spartan-6  

可編程邏輯不僅已是大勢所趨,而且勢不可擋

  • 今年是FPGA誕生25周年,也是我們賽靈思公司成立25周年,在這個(gè)特殊時(shí)刻,我有兩點(diǎn)重要的訊息想與大家分享:第一個(gè)訊...
  • 關(guān)鍵字: 可編程邏輯  賽靈思  FPGA  VIRTEX-6  目標設計平臺  

賽靈思交付行業(yè)首個(gè)目標設計平臺

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. )今天宣布,致力于加速基于Virtex?-6 和 Spartan?-6 現場(chǎng)可編程門(mén)陣列 (FPGA) 片上系統 (SoC) 解決方案開(kāi)發(fā)的賽靈思基礎目標設計平臺隆重推出。這款基礎級目標設計平臺在完全集成的評估套件中融合了 ISE? 設計套件 11.2版本、擴展的IP系列以及面向Virtex-6或Spartan-6 FPGA的預驗證參考設計,可幫助設計團隊大幅縮短開(kāi)發(fā)時(shí)間,從而集中工程設計資源以提高產(chǎn)品差異化。
  • 關(guān)鍵字: Xilinx  Virtex  Spartan  FPGA  SoC  ISE  

行業(yè)首個(gè)目標設計平臺加速下一代系統開(kāi)發(fā)

  •   “安富利(Avnet) 公司長(cháng)期以來(lái)一直致力于賽靈思開(kāi)發(fā)板的設計,我們非常榮幸能夠利用賽靈思目標設計平臺將我們雙方的合作推至新的水平?;跇藴蕦?shí)施的這些新型平臺, 配合 FMC 連接器與可擴展的子卡,成就了整個(gè)生態(tài)系統的雙贏(yíng)合作。這不僅使我們能夠推出更豐富的賽靈思開(kāi)發(fā)板及套件,同時(shí)還可使我們雙方共同的客戶(hù)能夠在 Spartan-6 與 Virtex-6 目標設計平臺之間獲得更加豐富的選擇以及更高的互操作性。”   ── Jim Beneke,安富利電子全球技術(shù)市場(chǎng)營(yíng)銷(xiāo)副總裁
  • 關(guān)鍵字: Xilinx  Virtex  FPGA芯片  可編程邏輯  

Xilinx宣布隆重推出賽靈思基礎目標設計平臺

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc.? )今天宣布隆重推出賽靈思基礎目標設計平臺, 致力于加速基于其Virtex?-6 和 Spartan?-6 現場(chǎng)可編程門(mén)陣列 (FPGA) 的片上系統 (SoC) 解決方案的開(kāi)發(fā)。這款基礎級目標設計平臺在完全集成的評估套件中融合了 ISE? 設計套件 11.2版本、擴展的IP系列以及面向Virtex-6或Spartan-6 FPGA的預驗證參考設計,可幫助設計團隊大幅縮短開(kāi)發(fā)時(shí)間,從而集中工程設計資源
  • 關(guān)鍵字: Xilinx  Virtex  Spartan.FPGA  SoC  

賽靈思積極推動(dòng)中美兩國下一代工程師培養與文化交流

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. )今天宣布成為北京大學(xué)(北大)與美國加州大學(xué)洛杉機分校(UCLA)新成立的科學(xué)與工程聯(lián)合研究學(xué)院的首家贊助企業(yè)。本周在北京大學(xué)舉辦的研究學(xué)院成立儀式上, 北大校長(cháng)周其鳳院士與UCLA校長(cháng)Gene Block教授共同簽署了合作協(xié)議,相關(guān)政府官員、業(yè)界領(lǐng)導和學(xué)術(shù)界專(zhuān)家共同參加了簽字儀式。   新成立的科學(xué)與工程聯(lián)合研究學(xué)院致力于為兩所大學(xué)的多學(xué)科合作研究提供大力支持。除了工程實(shí)驗室合作,兩校師生還將通過(guò)兩校共同制定的教學(xué)大綱、實(shí)戰操作培
  • 關(guān)鍵字: Xilinx  Virtex  FPGA芯片  可編程邏輯  
共187條 9/13 |‹ « 4 5 6 7 8 9 10 11 12 13 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>