聯(lián)電65納米曝良率問(wèn)題　Xilinx受損

　　繼臺積電傳出40納米制程出現良率問(wèn)題，聯(lián)電客戶(hù)端FPGA(Field Programmable Gate Array)芯片業(yè)者賽靈思(Xilinx)，亦傳出因65納米制程良率問(wèn)題，導致高階產(chǎn)品Virtex-5大缺貨，且可能要到9月才能獲得解決。臺積電、聯(lián)電先后在40納米、65納米出狀況，顯示晶圓代工廠(chǎng)宣告已成熟的先進(jìn)制程技術(shù)，恐怕還是距離客戶(hù)期待有一段差距，由于晶圓廠(chǎng)跟不上出貨腳步，不僅讓賽靈思急得跳腳，甚至迫使其調降財測。不過(guò)，聯(lián)電對此并未發(fā)表評論。

　　近期半導體業(yè)界最熱門(mén)話(huà)題，就是晶圓代工廠(chǎng)與客戶(hù)之間的互動(dòng)變化，臺積電董事長(cháng)張忠謀重披戰袍后，在技術(shù)與客戶(hù)端都盯得很緊，至于聯(lián)電執行長(cháng)孫世偉亦是技術(shù)研發(fā)出身，上任后積極在業(yè)務(wù)端加把勁，不過(guò)，近期兩大晶圓代工廠(chǎng)卻紛傳出良率問(wèn)題事件，且都是在量產(chǎn)階段才由客戶(hù)端傳開(kāi)來(lái)，對于一向質(zhì)量掛保證的晶圓雙雄，恐怕沖擊不小。

　　聯(lián)電FPGA大客戶(hù)賽靈思宣布4~6月財測調降為季衰退約5%(原預估-4~4%)，賽靈思表示，原本市場(chǎng)需求強的高階產(chǎn)品Virtex-5芯片，遇到生產(chǎn)供應端的限制，將在7~9月之間尋求解決。由于供應賽靈思Virtex-5芯片廠(chǎng)商，主要是聯(lián)電采用65納米制程，近期客戶(hù)端傳出聯(lián)電65納米制程芯片交期已從原先2個(gè)月，延后超過(guò)70天。

　　盡管晶圓代工廠(chǎng)多不愿對特定客戶(hù)、訂單表示意見(jiàn)，不過(guò)，半導體業(yè)者認為，聯(lián)電與富士通(Fujitsu)都為賽靈思代工，但這次影響到賽靈思突然調降財測，應該是供應芯片較多的聯(lián)電生產(chǎn)環(huán)節出狀況，才讓賽靈思措手不及。賽靈思原預期3G市場(chǎng)、尤其大陸TD-CDMA設備端與基地臺需求強勁，但這次生產(chǎn)端卻無(wú)法配合上，讓賽靈思錯失市場(chǎng)機會(huì )。

　　半導體業(yè)者透露，聯(lián)電12寸廠(chǎng)已緊急因應，但真正要恢復正常交期仍有一段時(shí)間。至于在臺積電方面，則傳出40納米制程經(jīng)過(guò)緊急更換制程配方后，近期良率已從低水位有效拉升至超過(guò)60%。

　　然值得注意的是，臺積電、聯(lián)電的客戶(hù)很可能都因為這次良率問(wèn)題，考慮分散代工風(fēng)險，NVIDIA高層日前指出可能尋求另一代工廠(chǎng)，而賽靈思亦在45納米制程之后，與三星電子(Samsung Electronics)結盟，這可能是晶圓雙雄未來(lái)必須面對的問(wèn)題。