基于Verilog實(shí)現電器定時(shí)開(kāi)關(guān)控制

1、前言

隨著(zhù)當今社會(huì )工作和生活節奏的加快，人們對許多電器、儀器、設備的自動(dòng)化要求也越來(lái)越高，但現有的許多電器還不具備定時(shí)開(kāi)啟和關(guān)閉功能，許多需要在固定時(shí)間開(kāi)關(guān)的裝置，還需人工值守和操作，因此設計帶有時(shí)鐘顯示功能的多個(gè)電器定時(shí)開(kāi)關(guān)控制系統，具有實(shí)際意義。

　　2系統功能及操作

　　系統上電時(shí)復位，時(shí)鐘顯示為0時(shí)0分0秒，按下"時(shí)間"設置鍵設定時(shí)間，數字鐘開(kāi)始工作，數碼管顯示當前時(shí)間;按下"開(kāi)啟電器編號"設置鍵，再按下要定時(shí)開(kāi)啟的電器編號，對應發(fā)光二極管亮，表示設置有效;按下"電器開(kāi)啟時(shí)間"設置按鍵;再依次輸入4位十進(jìn)制的小時(shí)和分鐘，作為開(kāi)啟時(shí)間;按下"電器關(guān)閉時(shí)間"設置按鍵，再依次輸入4位十進(jìn)制的小時(shí)和分鐘，作為關(guān)閉時(shí)間。至此定時(shí)開(kāi)關(guān)設置完成，對于電飯鍋等具有保持功能的電器，則不用設置定時(shí)關(guān)閉。使用Verilog HDL編寫(xiě)CPLD程序，理論上可同時(shí)設置多個(gè)電器的定時(shí)自動(dòng)開(kāi)啟，本設計可同時(shí)設置3個(gè)電器。

　　3硬件設計

　　硬件設計采用Altera公司的CPLD EPM7128SLC84-6，簡(jiǎn)化了外圍電路，穩定性和可靠性高，成本低。220 V、50 Hz工頻電源經(jīng)變壓器、電橋整流后通過(guò)三端穩壓器，提供工作電壓，其電源電路如圖1所示。

　　外接4×4鍵盤(pán)，使用較少的I/O端口線(xiàn)就可實(shí)現對較多按鍵的控制。當有鍵按下時(shí)，kb為低電平，CPLD的按鍵掃描部分采用動(dòng)態(tài)掃描方式進(jìn)行識別。設置14個(gè)按鍵，分別為0～9十個(gè)數字鍵和設定時(shí)間、開(kāi)啟電器編號、電器開(kāi)啟時(shí)間、電器關(guān)閉時(shí)間4個(gè)功能鍵，其余兩個(gè)留作功能擴展。4×4鍵盤(pán)電路如圖2所示。

　　本系統設計使用6個(gè)數碼管顯示時(shí)間，3個(gè)發(fā)光二極管標志是否定時(shí)。電器開(kāi)啟信號經(jīng)三極管放大后接繼電器，通過(guò)繼電器吸合導通電源線(xiàn)，開(kāi)啟電器。

4軟件設計

　　Verilog HDL是硬件設計人員和QuartusⅡ界面之間的交互手段，其具體物理建模能力強，設計方便，可讀性好，語(yǔ)法類(lèi)似C語(yǔ)言，與VHDL相比，更容易學(xué)習和掌握，與原理圖設計法相比，設計和分析更容易，可避免考慮畫(huà)面的布局及美觀(guān)