<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> verilog-a

基于Verilog FPGA 流水燈設計

  •   1 功能概述  流水廣告燈主要應用于LED燈光控制。通過(guò)程序控制LED的亮和滅, 多個(gè)LED燈組成一個(gè)陣列,依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣,所以叫流水燈。由于其形成美觀(guān)大方的視覺(jué)效果,因此廣泛應用于店鋪招牌、廣告、大型建筑夜間裝飾、景觀(guān)裝飾等?! ≡贔PGA電路設計中,盡管流水燈的設計屬于比較簡(jiǎn)單的入門(mén)級應用,但是其運用到的方法,是FPGA設計中最核心和最常用部分之一,是FPGA設計必須牢固掌握的基礎知識。從這一步開(kāi)始,形成良好的設計習慣,寫(xiě)出整潔簡(jiǎn)潔的代碼,對于FPGA設計師來(lái)說(shuō)至
  • 關(guān)鍵字: Verilog  FPGA   

Verilog HDL 設計模擬

  • Verilog HDL 不僅提供描述設計的能力,而且提供對激勵、控制、存儲響應和設計驗證的建模能力。激勵和控制可用初始化語(yǔ)句產(chǎn)生。驗證運行過(guò)程中的響應可以作為 “ 變化時(shí)保存 ” 或作為選通的數據存儲。最后,設計驗證可以通過(guò)在初始化語(yǔ)句中寫(xiě)入相應的語(yǔ)句自動(dòng)與期望的響應值比較完成。
  • 關(guān)鍵字: Verilog  HDL  設計模擬  

用硬件描述語(yǔ)言設計復雜數字電路的優(yōu)點(diǎn)

  • 以前的數字邏輯電路及系統的規模的比較小而且簡(jiǎn)單,用電路原理圖輸入法基本足夠了。但是一般工程師需要手工布線(xiàn),需要熟悉器件的內部結構和外部引線(xiàn)特點(diǎn),才能達到設計要求,這個(gè)工作量和設計周期都不是我們能想象的?,F在設計要求的時(shí)間和周期都很短,用原理圖這個(gè)方法顯然就不符合實(shí)際了。
  • 關(guān)鍵字: Verilog  HDL  虛擬接口聯(lián)盟  

Verilog數據類(lèi)型

  • 線(xiàn)網(wǎng)類(lèi)型。 net type 表示 Verilog 結構化元件間的物理連線(xiàn)。它的值由驅動(dòng)元件的值決定,例如連續賦值或門(mén)的輸出。如果沒(méi)有驅動(dòng)元件連接到線(xiàn)網(wǎng),線(xiàn)網(wǎng)的缺省值為 z 。
  • 關(guān)鍵字: Verilog  數據類(lèi)型  

Verilog語(yǔ)言要素

  • Verilog HDL 中的標識符 (identifier) 可以是任意一組字母、數字、 $ 符號和 _( 下劃線(xiàn) ) 符號的組合,但標識符的第一個(gè)字符必須是字母或者下劃線(xiàn)。另外,標識符是區分大小寫(xiě)的。
  • 關(guān)鍵字: Verilog  語(yǔ)言要素  VHDL  

Verilog HDL和VHDL的比較

  • 這兩種語(yǔ)言都是用于數字電子系統設計的硬件描述語(yǔ)言,而且都已經(jīng)是 IEEE 的標準。 VHDL 1987 年成為標準,而 Verilog 是 1995 年才成為標準的。這個(gè)是因為 VHDL 是美國軍方組織開(kāi)發(fā)的,而 Verilog 是一個(gè)公司的私有財產(chǎn)轉化而來(lái)的。為什么 Verilog 能成為 IEEE 標準呢?它一定有其優(yōu)越性才行,所以說(shuō) Verilog 有更強的生命力。
  • 關(guān)鍵字: Verilog  VHDL  HDL  

Verilog串口通訊設計

  • FPGA(Field Pmgrammable Gate Array)現場(chǎng)可編程門(mén)陣列在數字電路的設計中已經(jīng)被廣泛使用。這種設計方式可以將以前需要多塊集成芯片的電路設計到一塊大模塊可編程邏輯器件中,大大減少了電路板的尺寸,增強了系統的可靠性和設計的靈活性。本文詳細介紹了已在實(shí)際項目中應用的基于FPGA的串口通訊設計。本設計分為硬件電路設計和軟件設計兩部分,最后用仿真驗證了程序設計的正確性。
  • 關(guān)鍵字: Verilog  串口通訊  FPGA  

基于FPGA實(shí)現CPCI數據通信

  • 本文設計的系統采用PLX公司生產(chǎn)的CPCI協(xié)議轉換芯片PCI9054,通過(guò)Verilog HDL語(yǔ)言在FPGA中產(chǎn)生相應的控制信號,完成對數據的快速讀寫(xiě),從而實(shí)現了與CPCI總線(xiàn)的高速數據通信。
  • 關(guān)鍵字: CPCI協(xié)議轉換  Verilog  FPGA  

CPLD/FPGA在數字通信系統的應用

  • 1 引言近年來(lái),由于微電子學(xué)和計算機技術(shù)的迅速發(fā)展,給EDA技術(shù)行業(yè)帶來(lái)了巨大的變化。 HDL(hardware description language)硬件描述語(yǔ)言是一種描述電路行為的
  • 關(guān)鍵字: Verilog  CPLD  FPGA  HDL  漢明碼  

抗故障攻擊的專(zhuān)用芯片存儲單元設計

  • 在復用檢測和線(xiàn)性校驗碼檢測的基礎上,提出互補存儲、奇偶校驗和漢明碼校驗三種存儲單元的抗故障攻擊防護方案。應用這三種方案,用硬件描述語(yǔ)言Verilog設計了三種抗故障攻擊雙端口RAM存儲器,在A(yíng)ltera 公司的器件EP1C12Q240C8上予以實(shí)現。
  • 關(guān)鍵字: 漢明碼校驗  存儲單元  Verilog  

基于FPGA步進(jìn)電機驅動(dòng)控制系統的設計

  • 通過(guò)對步進(jìn)電機的驅動(dòng)控制原理的分析,利用Verilog語(yǔ)言進(jìn)行層次化設計,最后實(shí)現了基于FPGA步進(jìn)電機的驅動(dòng)控制系統。該系統可以實(shí)現步進(jìn)電機按既定角度和方向轉動(dòng)及定位控制等功能。仿真和綜合的結果表明,該系統不但可以達到對步進(jìn)電機的驅動(dòng)控制,同時(shí)也優(yōu)化了傳統的系統結構,提高了系統的抗干擾能力和穩定性,可用于工業(yè)自動(dòng)化、辦公自動(dòng)化等應用場(chǎng)合。
  • 關(guān)鍵字: 步進(jìn)電機  Verilog  FPGA  

帶I2C接口的時(shí)鐘IP核設計與優(yōu)化

  • 采用FPGA可編程邏輯器件和硬件描述語(yǔ)言Verilog實(shí)現了時(shí)鐘IP核數據傳輸、調時(shí)和鬧鈴等功能設計.在此基礎上,分析和討論IP核功能仿真和優(yōu)化的方法,并通過(guò)Modelsim仿真工具和Design Compile邏輯綜合優(yōu)化工具對設計進(jìn)行仿真、綜合和優(yōu)化,證明了設計的可行性.
  • 關(guān)鍵字: Verilog  時(shí)鐘IP核  Modelsim仿真  

基于FPGA的串行接口SPI的設計與實(shí)現

  • SPI 總線(xiàn)是一個(gè)同步串行接口的數據總線(xiàn),具有全雙工、信號線(xiàn)少、協(xié)議簡(jiǎn)單、傳輸速度快等特點(diǎn)。介紹了SPI 總線(xiàn)的結構和工作原理,對4 種工作模式的異同進(jìn)行了比較,并著(zhù)重分析了SPI 總線(xiàn)的工作時(shí)序。利用Verilog 硬件描述語(yǔ)言編寫(xiě)出SPI 總線(xiàn)的主機模塊,經(jīng)ModelSim 仿真得出相應的仿真波形。
  • 關(guān)鍵字: SPI  同步串行接口  Verilog  

基于A(yíng)valon-ST接口幀讀取IP核的設計和應用

  • 研究基于A(yíng)valon-ST接口幀讀取的IP核設計應用,通過(guò)Avalon-ST接口將外部存儲中不同格式的幀數據轉化為視頻流輸出。根據Avalon總線(xiàn)協(xié)議及Avalon-ST視頻協(xié)議研究設計方案,使用Verilog HDL語(yǔ)言對模塊進(jìn)行硬件設計,并將實(shí)現的模塊進(jìn)行測試。
  • 關(guān)鍵字: Avalon-ST  IP核  Verilog  

基于FPGA和Verilog的LCD控制器設計

  • 本文選用Xilinx公司的SpananIII系列XC3S200器件,利用硬件描述語(yǔ)言Verilog設計了液晶顯示擰制器,實(shí)現了替代專(zhuān)用集成電路驅動(dòng)控制LCD的作用。
  • 關(guān)鍵字: Verilog  液晶顯示擰制器  LCD  
共184條 4/13 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

verilog-a介紹

您好,目前還沒(méi)有人創(chuàng )建詞條verilog-a!
歡迎您創(chuàng )建該詞條,闡述對verilog-a的理解,并與今后在此搜索verilog-a的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

Verilog-A    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>