<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> pll-vco

DDS+PLL高性能頻率合成器的設計與實(shí)現

  • DDS+PLL高性能頻率合成器的設計與實(shí)現,摘要:結合DDS+PLL技術(shù),采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統中高性能頻率合成器的設計與實(shí)現。詳細介紹系統中核心芯片的性能、結構及使用方法,并運用ADS和ADISimPLL軟件對設計方案進(jìn)行
  • 關(guān)鍵字: 設計  實(shí)現  合成器  頻率  PLL  高性能  DDS  

應用于無(wú)線(xiàn)局域網(wǎng)的低壓低功耗2.5GHz VCO設計

  • 摘要:采用交叉耦合結構,利用TSMC90nm 1P9M 1.2V RFCMOS工藝設計的全集成LC壓控振蕩器(VCO),符合IEEE 802.1lb/g WLAN通信標準。調諧電壓為0~1.2V,具有150MHz的調諧范圍(2.44GHz~2.59GHz)。利用Mentor Gra
  • 關(guān)鍵字: 2.5GHz  VCO  設計  功耗  壓低  無(wú)線(xiàn)局  域網(wǎng)  應用  

DSP內嵌PLL中的CMOS壓控環(huán)形振蕩器設計

  • DSP內嵌PLL中的CMOS壓控環(huán)形振蕩器設計,本文設計了一種應用于DSP內嵌鎖相環(huán)的低功耗、高線(xiàn)性CM0S壓控環(huán)形振蕩器。電路采用四級延遲單元能方便的獲得正交輸出時(shí)鐘,每級采用RS觸發(fā)結構來(lái)產(chǎn)生差分輸出信號,在有效降低靜態(tài)功耗的同時(shí).具有較好的抗噪聲能力。在延遲單元的設計時(shí)。綜合考慮了電壓控制的頻率范圍以及調節線(xiàn)性度,選擇了合適的翻轉點(diǎn)。 仿真結果表明.電路叮實(shí)現2MHz至90MHz的頻率調節范圍,在中心頻率附近具有很高的調節線(xiàn)性度,可完全滿(mǎn)足DSP芯片時(shí)鐘系統的要求。
  • 關(guān)鍵字: 振蕩器  設計  環(huán)形  CMOS  內嵌  PLL  DSP  

基于PLL和TDA7010T的無(wú)線(xiàn)收發(fā)系統設計

  • 摘要:設計一種基于PLL和TDA7010T的無(wú)線(xiàn)收發(fā)系統。該系統由發(fā)射電路、接收電路和控制電路3部分組成。發(fā)射電路采用FM和FSK調制方式,用鎖相環(huán)(PLL)穩定栽渡頻率,實(shí)現模擬語(yǔ)音信號和英文短信的發(fā)射。接收電路以TDA701
  • 關(guān)鍵字: 系統  設計  收發(fā)  無(wú)線(xiàn)  PLL  TDA7010T  基于  

異步FIFO和PLL在高速雷達數據采集系統中的應用

  • 異步FIFO和PLL在高速雷達數據采集系統中的應用,將異步FIFO和鎖相環(huán)應用到高速雷達數據采集系統中用來(lái)緩存A/D轉換的高速采樣數據,解決嵌入式實(shí)時(shí)數據采集系統中,高速采集數據量大,而處理器處理速度有限的矛盾,提高系統的可靠性。根據FPGA內部資源的特點(diǎn),將FIFO和鎖相環(huán)設計在一塊芯片上。因為未使用外掛FIFO和PLL器件,使得板卡設計結構簡(jiǎn)單,并減少硬件板卡的干擾。由于鎖相環(huán)的使用,使得整個(gè)采集系統時(shí)鐘管理方便。異步FIFO構成的高速緩存具有一定通用性,方便系統進(jìn)行升級維護。
  • 關(guān)鍵字: 數據采集  系統  應用  雷達  高速  FIFO  PLL  異步  

自動(dòng)反饋調節時(shí)鐘恢復電路設計

一種基于DDS+PLL的Chirp-UWB信號產(chǎn)生方案

  • 由于超寬帶信號的帶寬很寬,傳統的信號產(chǎn)生辦法已不能直接應用于超寬帶通信。為此,提出一種基于DDS+PLL的Chirp-UWB信號產(chǎn)生方案,該方法聯(lián)合使用了DDS和PLL兩種信號產(chǎn)生技術(shù),優(yōu)勢互補。通過(guò)ADS結合Matlab對系統的模型建立和性能分析證明,該方案輸出信號性能優(yōu)良,完全能滿(mǎn)足設計要求,并已成功應用于某超寬帶通信系統。
  • 關(guān)鍵字: 產(chǎn)生  方案  信號  Chirp-UWB  DDS  PLL  基于  轉換器  

基于FPGA的PLL頻率合成器設計

  • 頻率合成技術(shù)是現代通信的重要組成部分,它是將一個(gè)高穩定度和高準確度的基準頻率經(jīng)過(guò)四則運算,產(chǎn)生同樣穩定度和準確度的任意頻率。頻率合成器是電子系統的心臟,是影響電子系統性能的關(guān)鍵因素之一。本文結合F
  • 關(guān)鍵字: FPGA  PLL  頻率合成器    

基于低噪音單芯片高頻分頻器的PLL設計

  • VSAT是一種小衛星通信系統,可為邊遠地區的家庭和商業(yè)用戶(hù)提供可靠的、具有成本效應的寬帶數據和其它業(yè)務(wù)。VSAT采用一種小型天線(xiàn)來(lái)發(fā)送和接收衛星信號,可為所有處于衛星覆蓋區域內的用戶(hù)提供高帶寬連接,無(wú)論用
  • 關(guān)鍵字: PLL  設計  高頻  單芯片  噪音  基于  

TLi選擇FineSim SPICE作為模擬IC設計的標準驗證工具

  •   芯片設計解決方案供應商微捷碼(Magma®)設計自動(dòng)化有限公司日前宣布,消費電子產(chǎn)品全球供應商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設計的標準驗證工具。TLi是在對大量商用SPICE仿真產(chǎn)品進(jìn)行徹底詳盡的評估,結果顯示具有線(xiàn)性多CPU功能的FineSim SPICE提供了較傳統多線(xiàn)程仿真器快上一個(gè)數量級的運行時(shí)間后才決定選用這款微捷碼軟件。   “我們設計著(zhù)許多不同類(lèi)型的
  • 關(guān)鍵字: Magma  FineSim  PLL  ADC/DAC  高速I(mǎi)/O  

完全集成的PLL發(fā)送器ATA5749及其應用

  • 概述
    ATA5749是一款集成了完整小數分頻器(fractional-N)的PLL射頻發(fā)送器IC,適用于輪胎氣壓計、遙控無(wú)鍵入口和被動(dòng)式入口汽車(chē)應用。ATA5749采用幅移鍵控(ASK)和閉環(huán)頻移鍵控(FSK)調制,僅使用13.000 0 MHz晶體
  • 關(guān)鍵字: 分頻  應用  ATA5749  發(fā)送  集成  PLL  完全  

基于電流折疊技術(shù)的CMOS全差分VCO設計

  • 摘 要:針對目前通信系統應用上對壓控振蕩器的片上集成、寬調諧、調幅、啟動(dòng)特性和功耗等提出的綜合性要求,分析和設計了一種壓控調頻調幅振蕩器,其延遲單元采用全差分結構,以消除共模噪聲和增加延遲控制的靈活性
  • 關(guān)鍵字: CMOS  VCO  電流  折疊技術(shù)    

一種基于DDS和PLL技術(shù)本振源的設計與實(shí)現

  • 現代頻率合成技術(shù)正朝著(zhù)高性能、小型化的方向發(fā)展,應用最為廣泛的是直接數字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數字頻率合成器和鎖相環(huán)頻率合成器的基本原理,簡(jiǎn)述用直接數字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設計的本振源的實(shí)現方案,重點(diǎn)闡述了系統的硬件實(shí)現,包括系統原理、主要電路單元設計等,并且對系統的相位噪聲和雜散性能做了簡(jiǎn)要分析,最后給出了系統測試結果。
  • 關(guān)鍵字: DDS  PLL    

IDT 推出 Versacloc 計時(shí)器件新產(chǎn)品系列

  •   致力于豐富數字媒體體驗、提供領(lǐng)先的混合信號半導體解決方案供應商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計時(shí)器件的最新產(chǎn)品系列。VersaClock III 器件是專(zhuān)為高性能消費、電信、網(wǎng)絡(luò )和數據通信應用設計的可編程時(shí)鐘發(fā)生器,可以更經(jīng)濟有效地在多個(gè)晶體和振蕩器之間進(jìn)行選擇。這些可編程計時(shí)解決方案對節省占板空間和保持功效非常關(guān)鍵,因其體積可能不允許全定制解決方案。多個(gè)具有各種不同需求的系統能夠整合成更少的
  • 關(guān)鍵字: IDT  VersaClock  可編程時(shí)鐘發(fā)生器  PLL  

基于DDS驅動(dòng)PLL結構的寬帶頻率合成器設計

  • 摘 要:結合數字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn),研制并設計了以DDS芯片AD9954和集成鎖相芯片ADF4113構成的高分辨率、低雜散、寬頻段頻率合成器,并對該頻率合成器進(jìn)行了分析和仿真,從仿真和測試結果
  • 關(guān)鍵字: DDS  PLL  驅動(dòng)  寬帶頻率    
共178條 10/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

pll-vco介紹

您好,目前還沒(méi)有人創(chuàng )建詞條pll-vco!
歡迎您創(chuàng )建該詞條,闡述對pll-vco的理解,并與今后在此搜索pll-vco的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>