<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> pld

基于PLD的嵌入式系統外存模塊設計

  • 基于PLD的嵌入式系統外存模塊設計,摘要：以MCS-96系列單片機為例，介紹了一種采用可編程邏輯器件(PLD)的存儲器模塊的設計方案，該模塊包含了Flash閃存和RAM。提出了一種方便的存儲器擴展方法，該方法有效地解決了嵌入式系統尤其是數據采集、存儲等系統
  • 關(guān)鍵字： 模塊  設計  系統  嵌入式  PLD  基于  

PLD/FPGA硬件語(yǔ)言設計verilog HDL

  • PLD/FPGA硬件語(yǔ)言設計verilog HDL,HDL概述　　隨著(zhù)EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語(yǔ)言是VHDL和verilog HDL及System Verilog。 VHDL發(fā)展的較早，語(yǔ)法嚴格;而Verilog HDL是在C語(yǔ)言的基礎上發(fā)展起來(lái)的一種硬
  • 關(guān)鍵字： verilog  HDL  設計  語(yǔ)言  硬件  PLD/FPGA  

FPGA基礎入門(mén)（二）

基于CPLD設計的電器定時(shí)開(kāi)關(guān)控制系統

  • 1前言隨著(zhù)當今社會(huì )工作和生活節奏的加快，人們對許多電器、儀器、設備的自動(dòng)化要求也越來(lái)越高，但現有...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

利用CPLD來(lái)替代微控制器的6種方法

我學(xué)習FPGA的總結

  • 閱讀本文的人群：熟悉數字電路基本知識（如加法器、計數器、RAM等），熟悉基本的同步電路設計方法，熟悉HDL語(yǔ)言，對FPGA...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

verilog中阻塞賦值和非阻塞復制的理解

  • 阻塞和非阻塞語(yǔ)句作為verilogHDL語(yǔ)言的最大難點(diǎn)之一，一直困擾著(zhù)FPGA設計者，即使是一個(gè)頗富經(jīng)驗的設計工程師，...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

選擇VHDL或者verilog HDL還是System Verilog？

系統級芯片設計語(yǔ)言和驗證語(yǔ)言的發(fā)展

FPGA設計中關(guān)鍵問(wèn)題的研究

讓Verilog仿真狀態(tài)機時(shí)可以顯示狀態(tài)名

  • Situation:我們平時(shí)使用Verilog進(jìn)行狀態(tài)機編碼時(shí)，通常使用parameter對狀態(tài)名進(jìn)行定義，這樣寫(xiě)Case語(yǔ)句的時(shí)候...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

基于Nios的DDS高精度信號源實(shí)現

FPGA系統設計實(shí)戰經(jīng)驗分享FPGA系統設計實(shí)戰經(jīng)驗分享

FPGA基礎入門(mén)

  • IP（IntellectualProperty）就是常說(shuō)的知識產(chǎn)權。美國Dataquest咨詢(xún)公司將半導體產(chǎn)業(yè)的IP定義為用于A(yíng)SIC、AS...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

面向超低功耗設計的微控制器功效優(yōu)化方案

  • 不論是消費、工業(yè)還是醫療應用，功耗優(yōu)化一般都是通過(guò)縮短有效處理時(shí)間以及延長(cháng)處理器睡眠模式時(shí)間來(lái)實(shí)現的。...
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  
共150條 6/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »

pld介紹

一、概述 PLD（programmable logic device)--可編程邏輯器件：PLD是做為一種通用集成電路生產(chǎn)的，他的邏輯功能按照用戶(hù)對器件編程來(lái)高定。一般的PLD的集成度很高，足以滿(mǎn)足設計一般的數字系統的需要。這樣就可以由設計人員自行編程而把一個(gè)數字系統“集成”在一片PLD上，而不必去請芯片制造廠(chǎng)商設計和制作專(zhuān)用的集成電路芯片了。 二、分類(lèi) 目前和平和使用的P [ 查看詳細 ]

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>