<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> epld

FPGA/EPLD的自上而下設計方法

  • FPGA/EPLD的自上而下設計方法,FPGA/EPLD的自上而下(Top-Down)設計方法：　　傳統的設計手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過(guò)調用FPGA/EPLD廠(chǎng)商所提供的相應物理元件庫，在電路原理圖中繪制所設計的系統，然后通過(guò)網(wǎng)表轉換產(chǎn)生某一特
  • 關(guān)鍵字： FPGA  EPLD  自上而下  設計方法  

FPGA/EPLD的自上而下(Top-Down)設計方法解析

  • FPGA/EPLD的自上而下(Top-Down)設計方法：傳統的設計手段是采用原理圖輸入的方式進(jìn)行的，通過(guò)調用FPGA/EPLD廠(chǎng)商所提供的相應物理元件庫，在電路原理圖
  • 關(guān)鍵字： FPGA  EPLD  自上而下  

FPGA/EPLD的自上而下設計方法及其優(yōu)缺點(diǎn)介紹

  • FPGA/EPLD的自上而下設計方法及其優(yōu)缺點(diǎn)介紹,FPGA/EPLD的自上而下(Top-Down)設計方法：　　傳統的設計手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過(guò)調用FPGA/EPLD廠(chǎng)商所提供的相應物理元件庫，在電路原理圖中繪制所設計的系統，然后通過(guò)網(wǎng)表轉換產(chǎn)生某一特
  • 關(guān)鍵字： 缺點(diǎn)  介紹  及其  方法  自上而下  設計  FPGA/EPLD  

基于EPLD技術(shù)的抗干擾濾波器

  • 在同步串行數據傳輸過(guò)程中，時(shí)鐘線(xiàn)上只要有一點(diǎn)小毛刺就會(huì )導致數據傳輸失誤，從而影響系統的正常工作。傳統...
  • 關(guān)鍵字： 濾波器  EPLD  干擾信號  

FPGA/EPLD的自上而下設計方法

  • FPGA/EPLD的自上而下設計方法,FPGA/EPLD的自上而下(Top-Down)設計方法：　　傳統的設計手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過(guò)調用FPGA/EPLD廠(chǎng)商所提供的相應物理元件庫，在電路原理圖中繪制所設計的系統，然后通過(guò)網(wǎng)表轉換產(chǎn)生某一特
  • 關(guān)鍵字： 方法  設計  自上而下  FPGA/EPLD  

一種基于EPLD技術(shù)的抗干擾濾波器的實(shí)現

  • 　1問(wèn)題的提出
    　　在同步串行數據傳輸過(guò)程中，時(shí)鐘線(xiàn)上只要有一點(diǎn)小毛刺就會(huì )導致數據傳輸失誤，從而影響系統的正常工作。傳統的處理方法是在接收端并入一小電容來(lái)濾除毛刺，這種方法只能去除某一固定頻率下的干擾，
  • 關(guān)鍵字： EPLD  抗干擾濾波器    

數話(huà)同傳控制器的設計與實(shí)現

  • 話(huà)音和數據同傳有多種方案，這些方案大都先將話(huà)音信號數字化，經(jīng)過(guò)壓縮后與外部數據一起打包傳輸。主要區別在于發(fā)送一包話(huà)音數據與外部數據的占用時(shí)間，以及話(huà)音數據與外部數據在包內的分割時(shí)長(cháng)。常見(jiàn)的有兩種方案[1
  • 關(guān)鍵字： 實(shí)現  設計  控制器  同傳  數話(huà)同傳  EPLD  AMBE話(huà)音  Codec  GMSK  Modem  

基于EPLD的PCI總線(xiàn)仲裁器的設計與實(shí)現

  • 隨著(zhù)VLSI/ULSI技術(shù)的發(fā)展，可編程邏輯器件EPLD/FPGA越來(lái)越受到人們的青睞，由于它具有集成度高、速度快、開(kāi)發(fā)周期短、費用低、用戶(hù)可定義功能及可重復編程和擦寫(xiě)等許多優(yōu)點(diǎn)，其應用領(lǐng)域不斷擴大。這些器件的靈活性和
  • 關(guān)鍵字： EPLD  PCI  總線(xiàn)  仲裁器    

基于EPLD技術(shù)的PCI總線(xiàn)接口設計

  • PCI總線(xiàn)自其問(wèn)世以來(lái)，以其諸多優(yōu)點(diǎn)，在當今的計算機系統中得到了廣泛應用，已經(jīng)成為計算機設備的標準接口。本文在認真分析PCI總線(xiàn)的接口信號和接口時(shí)序的基礎上，利用EPLD器件設計實(shí)現了PCI總線(xiàn)接口。由于EPLD器件支
  • 關(guān)鍵字： EPLD  PCI  總線(xiàn)  接口設計    

基于PCI總線(xiàn)的GP-IB接口電路設計

  • 主要介紹作為從設備如何根據PCI總線(xiàn)協(xié)議設計PCI總線(xiàn)接口電路，從而實(shí)現基于PCI總線(xiàn)的GP-IB接口電路設計，重點(diǎn)闡述PCI總線(xiàn)接口狀態(tài)機的設計。
  • 關(guān)鍵字： PCI  狀態(tài)機  GP-IB  EPLD  200806  

用EPLD實(shí)現單脈沖二次雷達的應答解碼處理

  • 　　摘 要：用EPLD實(shí)現的單脈沖二次雷達應答處理器。其主要功能包括：應答框架脈沖檢測，應答信息解碼，將應答信息裝配成飛機的同步應答組形成目標報告，丟棄非同步虛假應答。 　　關(guān)鍵詞：?jiǎn)蚊}沖二次雷達? 應答模式? EPLD 　　1 一次雷達與二次雷達 　　二次雷達與一次雷達基本上是并行發(fā)展的。與一次雷達相比，二次雷達有回波強、無(wú)目標閃爍效應、詢(xún)問(wèn)波長(cháng)與應答波長(cháng)不等的特點(diǎn)，從而消除了地物雜波和氣象雜波的干擾。單脈沖技術(shù)應用于二次雷達，可以方便地基于多個(gè)波束對目標測量，進(jìn)而有效地增加數
  • 關(guān)鍵字： EPLD  單脈沖二次雷達  應答模式  
共11條 1/1 1

epld介紹

EPLD　　EPLD: Erasable Programmable Logic Device（可擦除可編輯邏輯器件）可擦除可編程邏輯器件（EPLD）是一種集成電路，包括一系列的編程邏輯器件，其無(wú)需進(jìn)行再次連接。 　　1、PLD器件的設計步驟 　　1.電路邏輯功能描述 　　PLD器件的邏輯功能描述一般分為原理圖描述和硬件描述語(yǔ)言描述，原理圖描述是一種直觀(guān)簡(jiǎn)便的方法，它可以將現有的小規模集成 [ 查看詳細 ]

相關(guān)主題

FPGA/EPLD　 EPLD　

熱門(mén)主題

EPLD    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>