EEPW首頁(yè) >>
主題列表 >>
multi-pll
multi-pll 文章 進(jìn)入multi-pll技術(shù)社區
PLL-VCO設計及制作
- 在此說(shuō)明以晶體振蕩器做為基準振蕩器，將其與VCO以及PLL電路組合成為信號產(chǎn)生器的情形也被稱(chēng)為頻率合成器。
此一PLL-VCO電路的設計規格如表l所示。振蕩頻率范圍為40M~60MHz內的10MHz寬。每一頻率階段(step)寬幅為10 - 關(guān)鍵字： PLL-VCO
ADI 發(fā)布針對RF設計的新版PLL頻率合成器設計軟件
- ADI全球領(lǐng)先的高性能信號處理解決方案供應商，和提供覆蓋整個(gè) RF 信號鏈的 RF IC 功能模塊的全球領(lǐng)導者，最近宣布發(fā)布 ADIsimPLL(TM) 3.3版 ( http://www.analog.com/adisimpll )，這是其大獲成功的鎖相環(huán) (PLL) 電路設計和評估工具的最新版本。ADIsimPLL 3.3版 ( http://www.analog.com/adisimpll ) 可協(xié)助用戶(hù)對采用 ADI PLL 頻率合成器 ( http://www.analog.com/zh/p
- 關(guān)鍵字： ADI PLL 頻率合成器
Hittite PLL以質(zhì)取勝
- 頻率源可以說(shuō)是一個(gè)通信系統的心臟，心臟的好壞很大程度上決定著(zhù)一個(gè)機體的健康狀況，而鎖相環(huán)又是頻率源的主要組成部分，因此性能優(yōu)異的鎖相環(huán)芯片對于通信系統來(lái)說(shuō)是非常重要的。 鎖相環(huán)的相位噪聲對電子設備和電子系統的性能影響很大。從頻域看它分布在載波信號兩旁按冪律譜分布，無(wú)論做發(fā)射激勵信號，還是接收機本振信號以及各種頻率基準時(shí)，這些相位噪聲將在解調過(guò)程中都會(huì )和信號一樣出現在解調終端，引起基帶信噪比下降，誤碼率增加。 低相噪Hittite鎖相環(huán)產(chǎn)品分為集成VCO和沒(méi)有集成VCO兩種。集成VCO的PL
- 關(guān)鍵字： 世強電訊 PLL 基站類(lèi)鎖相環(huán)
multi-pll介紹
您好，目前還沒(méi)有人創(chuàng )建詞條multi-pll!
歡迎您創(chuàng )建該詞條，闡述對multi-pll的理解，并與今后在此搜索multi-pll的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對multi-pll的理解，并與今后在此搜索multi-pll的朋友們分享。 創(chuàng )建詞條
multi-pll電路
multi-pll相關(guān)帖子
multi-pll資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473