isp ip 文章進(jìn)入isp ip技術(shù)社區

Dolphin Design推出用于聲音分類(lèi)的創(chuàng )新IP，可減少99%的功耗

2023年6月28日，格勒諾布爾。Dolphin Design是提供電源管理、音頻和處理器以及ASIC設計服務(wù)的半導體IP解決方案的領(lǐng)導者，今天宣布推出WhisperExtractor，這是一個(gè)改變游戲規則的混合信號IP，用于支持語(yǔ)音和音頻的SoC。WhisperExtractor IP能夠以μW級別的功耗實(shí)現語(yǔ)音和聲音分類(lèi)，為突破性的在線(xiàn)語(yǔ)音用戶(hù)界面和在線(xiàn)聲音檢測鋪平道路。該IP增強了旨在實(shí)現關(guān)鍵詞識別（KWS）、自動(dòng)語(yǔ)音識別（ASR）、自然語(yǔ)言處理（NLP）或智能安全攝像頭等電池供電的高能效聲音分類(lèi)應
關(guān)鍵字： Dolphin Design 聲音分類(lèi) IP

CEVA將在上海世界移動(dòng)通信大會(huì )展示消費類(lèi)電子用芯片和軟件IP

全球領(lǐng)先的無(wú)線(xiàn)連接和智能感知技術(shù)及共創(chuàng )解決方案的授權許可廠(chǎng)商CEVA, Inc.（納斯達克股票代碼：CEVA）參加2023年6月28至30日在上海舉辦的世界移動(dòng)通信大會(huì )。在這次展會(huì )上，CEVA團隊將與SoC和OEM客戶(hù)面對面溝通交流，探討最新的技術(shù)創(chuàng )新，并介紹如何充分利用CEVA IP開(kāi)發(fā)無(wú)線(xiàn)連接和智能感知應用以實(shí)現產(chǎn)品設計目標。 CEVA將在行政會(huì )議室展示用于邊緣AI、5G、計算機視覺(jué)、空間音頻(spatial-audio)和物聯(lián)網(wǎng)連接的最新解決方案，包括： ● 邊緣AI推
關(guān)鍵字： CEVA 上海世界移動(dòng)通信大會(huì ) IP

Cadence發(fā)布面向TSMC 3nm工藝的112G-ELR SerDes IP展示

3nm 時(shí)代來(lái)臨了！Cadence 在 2023 年 TSMC 北美技術(shù)研討會(huì )期間發(fā)布了面向臺積電 3nm 工藝（N3E）的 112G 超長(cháng)距離（112G-ELR）SerDes IP 展示，這是 Cadence 112G-ELR SerDes IP 系列產(chǎn)品的新成員。在后摩爾時(shí)代的趨勢下，FinFET 晶體管的體積在 TSMC 3nm 工藝下進(jìn)一步縮小，進(jìn)一步采用系統級封裝設計（SiP）。通過(guò)結合工藝技術(shù)的優(yōu)勢與 Cadence 業(yè)界領(lǐng)先的數字信號處理（DSP）SerDes 架構，全新的 112G-ELR
關(guān)鍵字： Cadence TSMC 3nm工藝 SerDes IP

芯原股份：公司的神經(jīng)網(wǎng)絡(luò )處理器IP系列產(chǎn)品可廣泛適用于A(yíng)IoT、智慧汽車(chē)等應用場(chǎng)景

2023年5月8日，芯原股份（688521.SH）在互動(dòng)平臺表示，芯原用于人工智能的神經(jīng)網(wǎng)絡(luò )處理器IP（NPU）業(yè)界領(lǐng)先，已經(jīng)在10多個(gè)領(lǐng)域、60多家客戶(hù)的110多款芯片中被采用。根據目前市場(chǎng)的需求，芯原基于自身神經(jīng)網(wǎng)絡(luò )處理器IP可伸縮可擴展的特性，已發(fā)展了覆蓋從高性能云計算到低功耗邊緣計算的垂直解決方案；同時(shí)還推出了從攝像頭輸入到顯示器輸出的完整智能像素解決方案。因此，在人工智能領(lǐng)域，芯原的神經(jīng)網(wǎng)絡(luò )處理器IP系列產(chǎn)品可廣泛適用于包括智慧物聯(lián)網(wǎng)（AIoT）、智慧汽車(chē)、智慧可穿戴、智慧家居、視頻數據中心、智
關(guān)鍵字：芯原股份 IP 神經(jīng)網(wǎng)絡(luò )處理器IP

楷登電子成功流片基于臺積電N3E工藝的16G UCIe先進(jìn)封裝IP

近日，楷登電子（Cadence）宣布基于臺積電3nm（N3E）工藝技術(shù)的Cadence? 16G UCIe? 2.5D先進(jìn)封裝IP成功流片。該IP采用臺積電3D Fabric? CoWoS-S硅中介層技術(shù)實(shí)現，可提供超高的帶寬密度、高效的低功耗性能和卓越的低延遲，非常適合需要極高算力的應用。據悉，楷登電子目前正與許多客戶(hù)合作，來(lái)自N3E測試芯片流片的UCIe先進(jìn)封裝IP已開(kāi)始發(fā)貨并可供使用。這個(gè)預先驗證的解決方案可以實(shí)現快速集成，為客戶(hù)節省時(shí)間和精力。
關(guān)鍵字：楷登電子臺積電 N3E UCIe 先進(jìn)封裝 IP

為什么嵌入式FPGA（eFPGA）IP是ADAS應用的理想選擇？

提高汽車(chē)電氣化和自動(dòng)駕駛的一個(gè)主要方面是先進(jìn)駕駛輔助系統（ADAS）的普及。如今，這些系統正迅速應用于市場(chǎng)上幾乎所有的車(chē)輛，而且隨著(zhù)技術(shù)的成熟，這一趨勢只會(huì )持續下去。然而，隨著(zhù)技術(shù)的發(fā)展，ADAS設計人員面臨的硬件挑戰變得越來(lái)越復雜。在本文中，我們將介紹ADAS的硬件需求，FPGA如何填補這些空白，以及為什么eFPGA IP將成為下一個(gè)ADAS硬件趨勢。ADAS的硬件要求ADAS在現代汽車(chē)中的發(fā)展給底層硬件帶來(lái)了一些嚴峻的挑戰。在像ADAS這樣的關(guān)鍵任務(wù)應用中，最重要的目標是確保車(chē)輛乘員的安全。這個(gè)目標要
關(guān)鍵字：嵌入式FPGA eFPGA IP ADAS

ASICLAND為汽車(chē)、AI企業(yè)和AI邊緣SoC應用選擇Arteris IP

加利福尼亞州坎貝爾 – 2023 年 4 月 12 日 – 致力于加速片上系統（SoC）創(chuàng )建的領(lǐng)先系統 IP 提供商Arteris, Inc.（納斯達克股票代碼：AIP），今天宣布 ASICLAND 已獲得具有汽車(chē)安全完整性等級 ASIL B 和 AI 選項的Arteris FlexNoC授權。該技術(shù)將被用于汽車(chē)的主系統總線(xiàn)和各種應用的AI SoC之中。ASICLAND是一家領(lǐng)先的ASIC半導體和SoC設計服務(wù)公司。該公司為5nm，7nm，12nm，16nm和28nm處理器開(kāi)發(fā)了許多具有復雜技術(shù)的半導體產(chǎn)
關(guān)鍵字： ASICLAND SoC Arteris IP

IAR Embedded Secure IP保障產(chǎn)品開(kāi)發(fā)后期安全性

憑借IAR的全新安全解決方案，嵌入式開(kāi)發(fā)人員即使是在軟件開(kāi)發(fā)過(guò)程的后期階段，也能輕松地為現有應用植入可靠的安全性，并直接投入生產(chǎn)瑞典烏普薩拉–2023年4月13日–嵌入式開(kāi)發(fā)軟件和服務(wù)的全球領(lǐng)導者IAR宣布推出IAR Embedded Secure IP解決方案，以幫助開(kāi)發(fā)者即使在產(chǎn)品項目周期的后期，也能夠為其固件應用植入嵌入式安全方案。通過(guò)IAR Embedded Secure IP解決方案，軟件經(jīng)理、工程師和項目經(jīng)理可以在設計過(guò)程中的任何階段，甚至是生產(chǎn)和制造階段，以獨特、靈活且安全的方式快速升級他們
關(guān)鍵字： IAR Embedded Secure IP 開(kāi)發(fā)后期安全性

半導體IP企芯原股份預計2022年凈利同比增長(cháng)455.31%

2月23日，半導體IP企業(yè)芯原股份公布2022年年度業(yè)績(jì)快報，報告期內，公司預計實(shí)現營(yíng)業(yè)收入26.79億元，同比增長(cháng)25.23%；預計實(shí)現歸屬于母公司所有者的凈利潤7381.43萬(wàn)元，同比增長(cháng)455.31%。芯原股份表示，2022年度，在半導體產(chǎn)業(yè)周期的景氣度轉換、下行壓力增大的產(chǎn)業(yè)背景下，公司保持了營(yíng)業(yè)收入同比快速增長(cháng)趨勢。其中知識產(chǎn)權授權使用費收入預計同比增長(cháng)28.79%、特許權使用費收入預計同比增長(cháng)12.49%、芯片設計業(yè)務(wù)收入預計同比增長(cháng)4.46%、量產(chǎn)業(yè)務(wù)收入預計同比增長(cháng)36.41%。2022年
關(guān)鍵字： IP 芯原股份

Arteris推出下一代FlexNoC 5物理感知片上網(wǎng)絡(luò )IP

亮點(diǎn): ●? ?第五代片上網(wǎng)絡(luò )互連硅IP技術(shù)●? ?與手動(dòng)物理迭代相比，物理收斂速度快5倍●? ?使客戶(hù)能夠在時(shí)間進(jìn)度和預算限制內實(shí)現PPA目標致力于加速片上系統（SoC）創(chuàng )建的領(lǐng)先系統 IP 提供商Arteris,?Inc.（納斯達克股票代碼：AIP）今天宣布，推出 Arteris FlexNoC 5 物理感知片上網(wǎng)絡(luò )（NoC）互連 IP。FlexNoC 5 使 SoC 架構團隊、邏輯設計人員和集成商能夠整合跨功耗、性能和面積（PPA
關(guān)鍵字： Arteris FlexNoC 5 物理感知片上網(wǎng)絡(luò ) IP

思特威推出全新2.3MP車(chē)規級Sensor+ISP二合一全局快門(mén)圖像傳感器

思特威（上海）電子科技股份有限公司，重磅推出2.3MP Sensor+ISP二合一的車(chē)規級圖像傳感器新品——SC233AT。該背照式全局快門(mén)圖像傳感器集高感度、高動(dòng)態(tài)范圍和優(yōu)異的片上圖像處理能力于一體，可憑借出色的圖像品質(zhì)賦能駕駛員監控系統（DMS）、乘客監控系統（OMS）等艙內成像應用。隨著(zhù)汽車(chē)智能化加速，車(chē)載攝像頭開(kāi)始廣泛運用于DMS/OMS等艙內部位，自動(dòng)駕駛行業(yè)進(jìn)入了高質(zhì)量發(fā)展期，這也帶動(dòng)了汽車(chē)CMOS圖像傳感器市場(chǎng)規模的大幅提升。據Yole預測，2027年全球車(chē)載CIS市場(chǎng)規模將達到32.44億
關(guān)鍵字：思特威 2.3MP Sensor+ISP 全局快門(mén)圖像傳感器

倍捷連接器收購IP&E供應商Testco Inc.

倍捷連接器（PEI-Genesis）總裁兼首席執行官Steven Fisher正式宣布收購有40年歷史，總部位于加州的連接、被動(dòng)、和機電元器件（IP&E）供應商Testco Inc.,。Steven Fisher表示：“此次收購將為客戶(hù)提供更廣泛的IP&E產(chǎn)品方案。我們是行業(yè)值得信賴(lài)的互連專(zhuān)家，本次收購有助于提升我們解決互連問(wèn)題的能力，更豐富的產(chǎn)品和服務(wù)，會(huì )進(jìn)一步加強我們和客戶(hù)的合作?！?0年以來(lái)，Testco?Inc.?為全球科技公司提供連接、被動(dòng)、和機電元器件（IP
關(guān)鍵字：倍捷連接器 IP&E Testco

芯來(lái)科技：立足開(kāi)源架構，做好RISC-V生態(tài)圈

過(guò)去幾年，國際形勢的變化讓壯大中國芯片設計產(chǎn)業(yè)成為中國半導體產(chǎn)業(yè)發(fā)展的主題，伴隨著(zhù)全社會(huì )對中國半導體產(chǎn)業(yè)的關(guān)注提升和資本的涌入，整個(gè)半導體設計產(chǎn)業(yè)鏈迎來(lái)全面的發(fā)展機遇。對中國集成電路設計產(chǎn)業(yè)來(lái)說(shuō)，芯片設計能力的提升，不僅需要設計公司技術(shù)的提升，還需要先進(jìn)的本土芯片制造能力和相關(guān)設計工具的鼎力支撐。隨著(zhù)國內芯片設計企業(yè)的大量涌現，本土芯片設計帶動(dòng)著(zhù)設計IP需求增長(cháng)非常明顯，這不僅給成立多年的本土IP企業(yè)發(fā)展的黃金機遇，同時(shí)也催生出大量的新興IP初創(chuàng )企業(yè)，這些企業(yè)的起點(diǎn)高、IP運作經(jīng)驗豐富，共同
關(guān)鍵字：芯來(lái)科技 RISC-V IP ICCAD

奎芯科技：致力于打通Chiplet設計到封裝全鏈條

過(guò)去幾年，國際形勢的變化讓壯大中國芯片設計產(chǎn)業(yè)成為中國半導體產(chǎn)業(yè)發(fā)展的主題，伴隨著(zhù)全社會(huì )對中國半導體產(chǎn)業(yè)的關(guān)注提升和資本的涌入，整個(gè)半導體設計產(chǎn)業(yè)鏈迎來(lái)全面的發(fā)展機遇。對中國集成電路設計產(chǎn)業(yè)來(lái)說(shuō)，芯片設計能力的提升，不僅需要設計公司技術(shù)的提升，還需要先進(jìn)的本土芯片制造能力和相關(guān)設計工具的鼎力支撐。隨著(zhù)國內芯片設計企業(yè)的大量涌現，本土芯片設計帶動(dòng)著(zhù)設計IP需求增長(cháng)非常明顯，這不僅給成立多年的本土IP企業(yè)發(fā)展的黃金機遇，同時(shí)也催生出大量的新興IP初創(chuàng )企業(yè)，這些企業(yè)的起點(diǎn)高、IP運作經(jīng)驗豐富，共同為
關(guān)鍵字：奎芯科技 Chiplet IP ICCAD

Codasip 宣布成立 Codasip 實(shí)驗室，以加速行業(yè)前沿技術(shù)的開(kāi)發(fā)和應用！

德國慕尼黑，2022年12月7日——處理器設計自動(dòng)化和RISC-V處理器IP的領(lǐng)導者Codasip今日宣布成立Codasip實(shí)驗室（Codasip Labs）。作為公司內部創(chuàng )新中心，新的Codasip實(shí)驗室將支持關(guān)鍵應用領(lǐng)域中創(chuàng )新技術(shù)的開(kāi)發(fā)和商業(yè)應用，覆蓋了安全、功能安全（FuSa）和人工智能/機器學(xué)習（AI/ML）等方向。該實(shí)驗室的使命在于識別和構建相關(guān)技術(shù)，以擴展定制計算的可能性，并加快具有定制化的、領(lǐng)域專(zhuān)用設計的差異化產(chǎn)品的開(kāi)發(fā)，并縮短其上市時(shí)間。Codasip實(shí)驗室將由公司創(chuàng )始人兼總裁馬克仁（Ka
關(guān)鍵字： Codasip Codasip 實(shí)驗室 IP RISC-V