<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> efpga

Fraunhofer IIS/EAS選用Achronix的嵌入式FPGA(eFPGA)來(lái)構建異構Chiplet

  • 硅谷圣克拉拉和德國德累斯頓,2023年5月——為了持續致力于為半導體市場(chǎng)提供行業(yè)領(lǐng)先的解決方案,先進(jìn)封裝解決方案設計領(lǐng)域的領(lǐng)先應用研究機構Fraunhofer IIS/EAS,以及業(yè)內唯一可同時(shí)提供高端FPGA和嵌入式FPGA(eFPGA)半導體知識產(chǎn)權(IP)解決方案的獨立供應商Achronix半導體公司(Achronix semiconductor Corporation)日前共同宣布:雙方已達成合作伙伴關(guān)系,共同構建異構chiplet解決方案,以驗證其在先進(jìn)的高性能系統解決方案中的性能和互操作性。F
  • 關(guān)鍵字: Fraunhofer IIS  Achronix  嵌入式FPGA  eFPGA  異構Chiplet  

為什么嵌入式FPGA(eFPGA)IP是ADAS應用的理想選擇?

  • 提高汽車(chē)電氣化和自動(dòng)駕駛的一個(gè)主要方面是先進(jìn)駕駛輔助系統(ADAS)的普及。如今,這些系統正迅速應用于市場(chǎng)上幾乎所有的車(chē)輛,而且隨著(zhù)技術(shù)的成熟,這一趨勢只會(huì )持續下去。然而,隨著(zhù)技術(shù)的發(fā)展,ADAS設計人員面臨的硬件挑戰變得越來(lái)越復雜。在本文中,我們將介紹ADAS的硬件需求,FPGA如何填補這些空白,以及為什么eFPGA IP將成為下一個(gè)ADAS硬件趨勢。ADAS的硬件要求ADAS在現代汽車(chē)中的發(fā)展給底層硬件帶來(lái)了一些嚴峻的挑戰。在像ADAS這樣的關(guān)鍵任務(wù)應用中,最重要的目標是確保車(chē)輛乘員的安全。這個(gè)目標要
  • 關(guān)鍵字: 嵌入式FPGA  eFPGA  IP  ADAS  

Efinix? 與三星合作開(kāi)發(fā)10納米硅工藝的Quantum? eFPGA

  • 香港和韓國首爾 - 2019 年 5 月9 日 - 可編程產(chǎn)品平臺和技術(shù)創(chuàng )新企業(yè) Efinix? 和三星電子今天聯(lián)合宣布合作關(guān)系,雙方將采用三星的 10納米 硅工藝共同開(kāi)發(fā) Quantum eFPGA技術(shù)。Efinix 聯(lián)合創(chuàng )辦人、總裁兼首席執行官張少逸 (Sammy Cheung) 說(shuō):“從40納米制程的 Trion? T20 FPGA到 10納米制程的Quantum eFPGA 是一次重巨大的進(jìn)展。憑借我們Quantum 的架構與它對硅工藝制程方面不受影響的優(yōu)勢,以及三星存儲器事業(yè)部的巨大支
  • 關(guān)鍵字: Quantum?  eFPGA  Efinix?  三星  

行業(yè)門(mén)戶(hù)EDN將Achronix的Speedcore Gen4 eFPGA評選入其2018年100款熱門(mén)產(chǎn)品名單

  •   基于現場(chǎng)可編程門(mén)陣列(FPGA)的數據加速器器件和高性能嵌入式FPGA半導體知識產(chǎn)權(eFPGA IP)領(lǐng)導性企業(yè)Achronix半導體公司宣布,全球性電子行業(yè)門(mén)戶(hù)EDN網(wǎng)絡(luò )(EDN Network)的編輯團隊在本月早些時(shí)候將該公司新推出的Speedcore Gen4 eFPGA IP評選為2018年度最佳產(chǎn)品之一。Speedcore Gen4 eFPGA IP入選EDN的“100款熱門(mén)新產(chǎn)品”列表,成為“今年最重要和最有應用價(jià)值的新開(kāi)發(fā)項目”之一。Speedcore Gen4 eFPGA
  • 關(guān)鍵字: Achronix,eFPGA   

辰芯科技選用FLEX LOGIX TSMC 12FFC工藝的eFPGA IP

  •   Flex LogixòTechnologies, Inc.今天宣布,大唐電信下屬芯片公司辰芯科技,已獲得EFLX4K eFPGA在TSMC 12納米FinFET Compact (12FFC)工藝上的授權許可,將應用于無(wú)線(xiàn)通信芯片中。辰芯同時(shí)還獲得額外的EFLX Compiler授權許可,用于分發(fā)給客戶(hù), 使其可以自主對芯片上的eFPGA進(jìn)行應用開(kāi)發(fā)?! FPGA 在通信領(lǐng)域的應用  今天的通信系統是FPGA的主要用戶(hù),其靈活性和可重新配置性允許客戶(hù)定制和實(shí)時(shí)更新協(xié)議和算法。通過(guò)將FPG
  • 關(guān)鍵字: FLEX  eFPGA   

摩爾定律放緩,eFPGA技術(shù)迎來(lái)了最好的發(fā)展時(shí)機

  • 未來(lái)幾年,摩爾定律是否會(huì )真的消失?它是否會(huì )改變如今的產(chǎn)業(yè)格局?這個(gè)不好說(shuō),但是放緩的節奏是不可否認的,摩爾定律的變化,給半導體產(chǎn)業(yè)帶來(lái)了很多的不確定性,這也給eFPGA帶來(lái)了發(fā)展機遇。   
  • 關(guān)鍵字: 摩爾定律  eFPGA  

Achronix為研究人員和測試芯片開(kāi)發(fā)人員推出全新“eFPGA Accelerator”eFPGA應用加速項目

  •   基于現場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半導體知識產(chǎn)權(eFPGA IP)領(lǐng)導性企業(yè)Achronix半導體公司日前宣布:公司推出兩個(gè)全新的項目,以支持研究機構、聯(lián)盟和公司能夠全面對接Achronix領(lǐng)先Speedcore eFPGA技術(shù)?! FPGA技術(shù)正在迅速地成為基于系統級芯片(SoC)的CPU卸載功能中可編程硬件加速單元的必備硅知識產(chǎn)權(IP),已被廣泛用于包括人工智能/機器學(xué)習(AI / ML)、區塊鏈、網(wǎng)絡(luò )加速、智能網(wǎng)卡和智能物聯(lián)網(wǎng)等各種應用。這些
  • 關(guān)鍵字: Achronix,eFPGA   

Achronix為研究人員和測試芯片開(kāi)發(fā)人員推出全新“eFPGA Accelerator”eFPGA應用加速項目

  • 基于現場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半導體知識產(chǎn)權(eFPGA IP)領(lǐng)導性企業(yè)Achronix半導體公司日前宣布:公司推出兩個(gè)全新的項目,以支持研究機構、聯(lián)盟和公司能夠全面對接Achronix領(lǐng)先Speedcore eFPGA技術(shù)。該組項目將使研究機構和公司能夠使用Achronix高性能Speedcore eFPGA技術(shù)快速構建低成本測試芯片。
  • 關(guān)鍵字: eFPGA Accelerator  測試芯片  加速項目  

Speedcore eFPGA 在汽車(chē)智能化中的應用

  •   概述  無(wú)論一輛汽車(chē)它是21世紀20年代初的輔助駕駛汽車(chē),即帶有用于信息娛樂(lè )系統、傳動(dòng)系統和自主駕駛員輔助系統(ADAS)的智能子網(wǎng)的汽車(chē),還是未來(lái)3級 (Level 3)及以上的自動(dòng)駕駛汽車(chē)(在車(chē)流中駕駛時(shí)只需最少的人力輔助),網(wǎng)絡(luò )化交通系統對硬件加速的需求正在迅猛增長(cháng)。幾年前,由Nvidia,Mobileye和其他以CPU為中心的供應商推出的最受青睞的汽車(chē)智能模型都假設了一個(gè)集中式汽車(chē)網(wǎng)絡(luò ),其中由帶有增強DSP功能的多核RISC CPU來(lái)管理一套專(zhuān)用的子網(wǎng)絡(luò )?,F在,關(guān)注點(diǎn)正在迅速轉向分布式汽車(chē)智能
  • 關(guān)鍵字: Speedcore  eFPGA  

在芯片設計中嵌入eFPGA——從起點(diǎn)開(kāi)始

  •   雖然系統級芯片(SoC)的架構師們已了解嵌入式FPGA(eFPGA)內核能如何為他們的ASIC/SoC設計增加價(jià)值,甚至是在規劃出一個(gè)具體應用之前就了解,但可能還不清楚如何開(kāi)始進(jìn)行一次評估。Achronix將該階段稱(chēng)為準備階段或者Phase Zero——這是一個(gè)客戶(hù)去規劃其應用概念的評估期,客戶(hù)可以通過(guò)使用Achronix的工具和模型來(lái)對這些概念進(jìn)行測試?! ∫韵率且环N非常實(shí)用的方法,可以幫助設計人員去決定eFPGA是否是其下一代SoC的正確選擇?! 槭裁磿?huì )考慮使用eFPGA  設計人員通常會(huì )遇到各
  • 關(guān)鍵字: eFPGA  SoC  

將eFPGA應用于嵌入式360度視域視覺(jué)系統中

  •   引言:2018年4月11日,工業(yè)和信息化部、公安部和交通運輸部聯(lián)合發(fā)布“關(guān)于印發(fā)《智能網(wǎng)聯(lián)汽車(chē)道路測試管理規范(試行)》的通知”,為我國智能網(wǎng)聯(lián)汽車(chē)道路測試提供了相關(guān)法律依據。三部委在賦予智能網(wǎng)聯(lián)汽車(chē)上路資格的同時(shí),也提出了若干嚴格的條件?! ∑渲?,在第二章“測試主體、測試駕駛人及測試車(chē)輛”的第七條第(四)點(diǎn)中,三部委要求:具備車(chē)輛狀態(tài)記錄、存儲及在線(xiàn)監控功能,能實(shí)時(shí)回傳下列第1、2、3項信息,并自動(dòng)記錄和存儲下列各項信息在車(chē)輛事故或失效狀況發(fā)生前至少90秒的數據,數據存儲時(shí)間不少于3年:  1.&n
  • 關(guān)鍵字: eFPGA  SoC  

AccelerComm與Achronix實(shí)現5G極化碼與Speedcore eFPGA集成來(lái)支持客戶(hù)5G方案快速上市

  •   基于現場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器器件和嵌入式FPGA(eFPGA)領(lǐng)域內的領(lǐng)導性企業(yè)Achronix半導體公司(Achronix Semiconductor Corporation)日前宣布:與專(zhuān)注于下一代無(wú)線(xiàn)通信加速的半導體知識產(chǎn)權(IP)企業(yè)AccelerComm有限公司達成合作。AccelerComm專(zhuān)利申請中的極化碼(Polar Code)已經(jīng)被移植到Achronix的FPGA產(chǎn)品組合中,從而支持客戶(hù)實(shí)現更快速的產(chǎn)品上市,并為使用New Ra
  • 關(guān)鍵字: Achronix  eFPGA  

eFPGA or FPGA SoC,誰(shuí)將引領(lǐng)下一代可編程硬件潮流?

  •   eFPGA:冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA),是近期興起的新型電路IP?! ‰S著(zhù)摩爾定律越來(lái)越接近瓶頸,制造ASIC芯片的成本越來(lái)越高。因此,設計者會(huì )希望ASIC能實(shí)現一定的可配置性,同時(shí)又不影響性能。在希望能做成可配置的模塊中,負責與其他芯片或者總線(xiàn)通信的接口單元又首當其沖。在芯片中,模塊間的通信往往使用簡(jiǎn)單的并行接口或者配合簡(jiǎn)單的時(shí)序邏輯,但是在芯片間通信時(shí)為了保證可靠性,必須通過(guò)一系列握手(handshake)協(xié)議來(lái)完成通信接口。設計者往往希望自己的SoC
  • 關(guān)鍵字: eFPGA  FPGA   

Achronix的Speedcore? Custom Blocks定制單元塊為數據加速系統再添動(dòng)力

  •   Achronix今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedcore eFGPA嵌入式FPGA可加速數據密集的人工智能(AI)/機器學(xué)習、5G移動(dòng)通信、汽車(chē)先進(jìn)駕駛員輔助系統(ADAS)、數據中心和網(wǎng)絡(luò )應用; Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率,并支持以前在FPGA獨立芯片上無(wú)法實(shí)現的
  • 關(guān)鍵字: Achronix  eFPGA   
共14條 1/1 1

efpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條efpga!
歡迎您創(chuàng )建該詞條,闡述對efpga的理解,并與今后在此搜索efpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>