<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fsp:fpga-pcb

常見(jiàn)電路板GND與外殼GND之間接一個(gè)電阻一個(gè)電容,為什么?

  • 外殼是金屬的,中間是一個(gè)螺絲孔,也就是跟大地連接起來(lái)了。這里通過(guò)一個(gè)1M的電阻跟一33個(gè)1nF的電容并聯(lián),跟電路板的地連接在一起,這樣有什么好處呢?外殼地如果不穩定或者有靜電之類(lèi)的,如果與電路板地直接連接,就會(huì )打壞電路板芯片,加入電容,就能把低頻高壓,靜電之類(lèi)的隔離起來(lái),保護電路板。電路高頻干擾之類(lèi)的會(huì )被電容直接接外殼,起到了隔直通交的功能。那為什么又加一個(gè)1M的電阻呢?這是因為,如果沒(méi)有這個(gè)電阻,電路板內有靜電的時(shí)候,與大地連接的0.1uF的電容是隔斷了與外殼大地的連接,也就是懸空的。這些電荷積累到一定
  • 關(guān)鍵字: PCB  電路設計  

DC-DC轉換設計的要點(diǎn)

  • DC-DC轉換器可以實(shí)現各種電壓電平的高效電源轉換和供電,但是隨著(zhù)需求的不斷上升,需要更高功率密度更高效率以及更小的尺寸,DC-DC轉換的PCB設計就更為重要了。下面說(shuō)一說(shuō)DC-DC轉換器PCB設計的一些要點(diǎn):走線(xiàn)長(cháng)度在高頻轉換器中,承載高速開(kāi)關(guān)信號的走線(xiàn)長(cháng)度對于保持信號完整性和降低EMI至關(guān)重要。較長(cháng)的走線(xiàn)可以充當天線(xiàn)并輻射電磁能量,可能會(huì )對其他組件或電路造成干擾,此外,較長(cháng)的走線(xiàn)可能會(huì )引起延遲、信號反射、寄生效應,從而導致轉換器效率和穩定性降低。因此走線(xiàn)長(cháng)度應該盡可能短,尤其是對于高速時(shí)鐘和數據時(shí)鐘,
  • 關(guān)鍵字: DC-DC  轉換器  PCB  EMI  

電源設計,這些細節要知道

  • 1. 變壓器圖紙、PCB、原理圖這三者的變壓器飛線(xiàn)位號需一致。理由:安規認證要求這是很多工程師在申請安規認證提交資料時(shí)會(huì )犯的一個(gè)毛病。2.X電容的泄放電阻需放兩組。理由:UL62368、CCC認證要求斷開(kāi)一組電阻再測試X電容的殘留電壓。很多新手會(huì )犯的一個(gè)錯誤,修正的辦法只能重新改PCB Layout,浪費自己和采購打樣的時(shí)間。3.變壓器飛線(xiàn)的PCB孔徑需考慮到最大飛線(xiàn)直徑,必要是預留兩組一大一小的PCB孔。理由:避免組裝困難或過(guò)爐空焊問(wèn)題因為安規申請認證通常會(huì )有一個(gè)系列,比如說(shuō)24W申請一個(gè)系列,其中包含
  • 關(guān)鍵字: 電源設計  PCB  變壓器  

萊迪思Avant-X:捍衛數字前沿

  • 現場(chǎng)可編程門(mén)陣列(FPGA)在當今的眾多技術(shù)中發(fā)揮著(zhù)重要作用。從航空航天和國防到消費電子產(chǎn)品,再到關(guān)鍵基礎設施和汽車(chē)行業(yè),FPGA在我們生活中不斷普及。與此同時(shí)對FPGA器件的威脅也在不斷增長(cháng)。想要開(kāi)發(fā)在FPGA上運行(固件)的IP需要花費大量資源,受這些FPGA保護的技術(shù)也是如此。這使得FPGA成為IP盜竊或破壞的潛在目標。防止IP盜竊、客戶(hù)數據泄露和系統整體完整性所需的安全功能已經(jīng)不可或缺。它們是許多FPGA應用的基礎,在某些地區有相應法律要求(例如,歐盟的GDPR、美國的HIPAA、英國的2018年
  • 關(guān)鍵字: 萊迪思  Avant-X  FPGA  

【實(shí)戰】一個(gè)Buck電路設計的完整過(guò)程

  • 設計需求:硬十開(kāi)發(fā)的一塊基于安路EG4X20BG256的FPGA板卡。該系統應用于一個(gè)USB傳輸,可以進(jìn)行多通道ADC數據采集的項目。整體框圖如下:實(shí)物如下:1、Buck控制器選型電源框圖制作過(guò)程,可以參考前期文檔:硬件總體設計之 “專(zhuān)題分析”我們可以看到在電源樹(shù)中,分別需要實(shí)現:5V→3.3V@2A5V→1.2V@2A5V→2.5V@2A此處我們選型的Buck電源控制器(集成Mosfet)是杰華特的JW5359從Datasheet我們可以看到:1、輸入電壓范圍滿(mǎn)足要求4.5V~18V2、輸出電流可以達到
  • 關(guān)鍵字: 電路設計  FPGA  BUCK電路  

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿(mǎn)挑戰的任務(wù)!

  • 本系列文章從數字芯片設計項目技術(shù)總監的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設計和驗證規劃進(jìn)行結合,詳細講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項目時(shí),必須認真考慮的一些問(wèn)題。文章從介紹使用預先定制功能即IP核的必要性開(kāi)始,通過(guò)闡述開(kāi)發(fā)ASIC原型設計時(shí)需要考慮到的IP核相關(guān)因素,用八個(gè)重要主題詳細分享了利用ASIC所用IP來(lái)在FPGA上開(kāi)發(fā)原型驗證系統設計時(shí)需要考量的因素。在上篇文章中,我們介紹了將ASIC IP移植到FPGA原型平臺上的必要性,并對原型設計中各種考量因素進(jìn)行了總體概述,分析開(kāi)發(fā)A
  • 關(guān)鍵字: ASIC IP  FPGA  SmartDV  

PCB發(fā)展簡(jiǎn)史

  • 與歷史上的許多其他偉大發(fā)明一樣,我們今天所知的印刷電路板(PCB) 是建立在整個(gè)歷史進(jìn)步的基礎之上的。在我們這個(gè)世界的小角落,可以追溯到 130 多年前 PCB 的歷史,當時(shí)世界上偉大的工業(yè)機器剛剛開(kāi)始運轉。我們將在本文中介紹的不是完整的歷史,而是將 PCB 轉變?yōu)榻裉斓臉幼拥闹匾獣r(shí)刻。為什么是PCB?隨著(zhù)時(shí)間的推移,PCB 已經(jīng)發(fā)展成為優(yōu)化電子產(chǎn)品制造的工具。曾經(jīng)很容易用手組裝的東西很快就讓位于需要機械精度和效率的微觀(guān)組件。以下圖所示的兩塊電路板為例。一個(gè)是 1960 年代制造的用于計算器的舊板。另一種
  • 關(guān)鍵字: PCB  

國產(chǎn)FPGA,走到哪一步了?

  • 隨著(zhù)人工智能(AI)技術(shù)的飛速發(fā)展,其應用邊界不斷拓寬,從簡(jiǎn)單的圖像識別到復雜的自然語(yǔ)言處理,再到自動(dòng)駕駛、智能制造等前沿領(lǐng)域,AI 正以前所未有的速度改變著(zhù)我們的世界。在這場(chǎng) AI 革命中,深度學(xué)習作為其核心驅動(dòng)力,不斷推動(dòng)著(zhù)算法與模型的革新,同時(shí)也對計算資源提出了更為嚴苛的要求。誕生于 1985 年的 FPGA 雖然問(wèn)世時(shí)間不長(cháng),但已經(jīng)憑借「可編程」的獨特優(yōu)勢,在百花齊放的芯片浪潮中奪得一席之地,成為 GPU 芯片的又一勁敵。FPGA 的特點(diǎn)FPGA 芯片是基于可編程器件(PAL、GAL、CPLD)發(fā)
  • 關(guān)鍵字: FPGA  

將ASIC IP核移植到FPGA上——明了需求和詳細規劃以完成充滿(mǎn)挑戰的任務(wù)

  • 本文從數字芯片設計項目技術(shù)總監的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設計和驗證規劃進(jìn)行結合,詳細講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項目時(shí),必須認真考慮的一些問(wèn)題。文章從介紹使用預先定制功能即IP核的必要性開(kāi)始,通過(guò)闡述開(kāi)發(fā)ASIC原型設計時(shí)需要考慮到的IP核相關(guān)因素,用八個(gè)重要主題詳細分享了利用ASIC所用IP來(lái)在FPGA上開(kāi)發(fā)原型驗證系統設計時(shí)需要考量的因素。本篇文章是SmartDV數字芯片設計經(jīng)驗分享系列文章的第一篇,作為全球領(lǐng)先的驗證解決方案和設計IP提供商,SmartDV的產(chǎn)品研發(fā)及
  • 關(guān)鍵字: FPGA  SmartDV  

如何確保PCB設計文件滿(mǎn)足SMT加工要求?看這里!

  • 在電子制造業(yè)中,表面貼裝技術(shù)(SMT)已成為主流的生產(chǎn)方式,其高效、精密的特點(diǎn)要求PCB設計文件必須符合嚴格的加工標準。一、文件完整性檢查1.1 PCB原理圖與Gerber文件首先,需要確認客戶(hù)是否提供了完整的PCB原理圖及相應的Gerber文件。PCB原理圖應包含所有器件名、引腳數、引腳定義、接線(xiàn)電性、電氣參數等信息,這是PCB設計的基礎。Gerber文件則是PCB設計軟件生成的,用于指導實(shí)際生產(chǎn)的文件,包括外層道銅、內層道銅、表面噴錫、過(guò)孔連通等關(guān)鍵信息。1.2 BOM表BOM表(Bill of Ma
  • 關(guān)鍵字: PCB  電路設計  

萊迪思全新推出邏輯優(yōu)化的通用FPGA拓展其小型FPGA產(chǎn)品組合

  • 萊迪思半導體,低功耗可編程器件的領(lǐng)先供應商,今日宣布為其領(lǐng)先的小尺寸FPGA產(chǎn)品中再添一款邏輯優(yōu)化的全新萊迪思Certus-NX? FPGA器件。新產(chǎn)品包括兩款新器件,即Certus-NX-28?和Certus-NX-09?,擁有多種封裝選項,可提供行業(yè)領(lǐng)先的低功耗、小尺寸和可靠性以及靈活的遷移選項。這些器件旨在加速廣泛的通信、計算、工業(yè)和汽車(chē)應用。萊迪思半導體產(chǎn)品營(yíng)銷(xiāo)副總裁Dan Mansur表示:“萊迪思致力于在小型、低功耗FPGA領(lǐng)域持續創(chuàng )新,為我們的客戶(hù)提供優(yōu)化的解決方案,滿(mǎn)足空間受限的應用需求,
  • 關(guān)鍵字: 萊迪思  FPGA  小型FPGA  

PCB焊盤(pán)上,到底可不可以打過(guò)孔

  • 在設計電路板時(shí),有時(shí)因為板子面積的限制,或者走線(xiàn)比較復雜,會(huì )考慮將過(guò)孔打在貼片元件的焊盤(pán)上。一直以來(lái)都分為支持和反對兩種意見(jiàn)?,F將兩種觀(guān)點(diǎn)簡(jiǎn)述如下。支持:網(wǎng)友A一般需要在焊盤(pán)上打過(guò)孔的目的是增強過(guò)電流能力或加強散熱,因此背面主要是鋪銅接電源或地,很少會(huì )放貼片元件,這樣為防止在回流焊時(shí)漏錫,可以將過(guò)孔背面加綠油,問(wèn)題也就解決了,在我接觸過(guò)的服務(wù)器主板電源部分都是這么處理的.反對:網(wǎng)友B一般貼片元件可以采用回流焊工藝或波峰焊工藝中的一種,波峰焊要求焊盤(pán)密度不宜太高,焊盤(pán)太密容易造成連錫短路, 貼片IC腳都比較
  • 關(guān)鍵字: PCB  電路設計  

Sherlock8 AI 驅動(dòng)的視覺(jué)檢測可以發(fā)現極小的納米級 PCB 缺陷

  • 手機行業(yè)的規模和競爭力推動(dòng)了許多行業(yè)的投資和創(chuàng )新,從成像、軟件,甚至冶金。毫無(wú)疑問(wèn),半導體技術(shù)和市場(chǎng)受到了最大的沖擊和影響, 更小封裝更高性能是半導體市場(chǎng)幾十年來(lái)一直不懈的需求。?幾個(gè)月前,蘋(píng)果發(fā)布了最新款 iPhone,其中一些配備了臺灣臺積電生產(chǎn)的全新 3 納米制造工藝的新型 A17 仿生芯片。?據報道,蘋(píng)果采購了臺積電能夠生產(chǎn)的所有3nm芯片。?這些芯片比 5 納米前代芯片更小、更快、耗電更低、更節能。?據蘋(píng)果公司稱(chēng),每塊芯片都有 190 億個(gè)晶體
  • 關(guān)鍵字: PCB  質(zhì)量檢測  智能成像  

利用強大的軟件設計工具為FPGA開(kāi)發(fā)者賦能

  • 許多嵌入式系統的開(kāi)發(fā)者都對使用基于FPGA的SoC系統感興趣,但是基于傳統HDL硬件描述語(yǔ)言的FPGA開(kāi)發(fā)工具和復雜流程往往會(huì )令他們望而卻步。為了解決這一問(wèn)題,萊迪思的Propel工具套件提供了基于圖形化設計方法的設計環(huán)境,用于創(chuàng )建,分析,編譯和調試基于FPGA的嵌入式系統,從而完成系統軟硬件設計。萊迪思的Propel工具套件由兩部分組成:Propel Builder提供圖形化的SoC系統和硬件設計,通過(guò)拖放方式,選擇處理器和相關(guān)的外設與IP,通過(guò)圖形化的方式進(jìn)行配置和連接,從而完成系統層面的硬件設計;
  • 關(guān)鍵字: 軟件設計工具  FPGA  萊迪思  

幾個(gè)賊有意思的電路

  • 【愛(ài)心流水燈】▲ 圖1 愛(ài)心流水燈? ● 電子器件:???LED:48???CD4017:1???NE555p:1???電阻:10k???電解電容:10uF/25V???電位器:103???電池:9V【電池電壓指示】▲ 圖2.1 電池電壓指示燈? ● 電子器件:???電阻:100Ω×4???LED:綠色LED×4???二極管:1N4007×3【白色燈柱】▲ 圖2.2 白色燈柱? ● 電子器件:???電阻:1k×6???LED:白色LED×6???電位器:5kΩ【閃爍燈環(huán)】▲
  • 關(guān)鍵字: PCB  電路設計  
共8316條 2/555 « 1 2 3 4 5 6 7 8 9 10 » ›|

fsp:fpga-pcb介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fsp:fpga-pcb!
歡迎您創(chuàng )建該詞條,闡述對fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>