EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入fpga技術(shù)社區
基于FPGA實(shí)現CPCI數據通信
- 本文設計的系統采用PLX公司生產(chǎn)的CPCI協(xié)議轉換芯片PCI9054，通過(guò)Verilog HDL語(yǔ)言在FPGA中產(chǎn)生相應的控制信號，完成對數據的快速讀寫(xiě)，從而實(shí)現了與CPCI總線(xiàn)的高速數據通信。
- 關(guān)鍵字： CPCI協(xié)議轉換 Verilog FPGA
基于FPGA的Canny算法的硬件加速設計
- 由于Canny算法自身的復雜性，使得其做邊緣檢測的處理時(shí)間較長(cháng)。針對這個(gè)問(wèn)題，提出和實(shí)現了一種Canny算法的硬件加速功能。加速功能的設計是以FPGA為硬件基礎，并采用了流水線(xiàn)技術(shù)來(lái)對系統的結構改進(jìn)和優(yōu)化。最后通過(guò)對有加速器和無(wú)加速器的系統分別做圖像處理，并對統計時(shí)間對比分析。結果表明經(jīng)過(guò)加速改進(jìn)的系統相對節約了處理時(shí)間，并能實(shí)時(shí)高效地處理復雜圖像的邊緣。
- 關(guān)鍵字： 流水線(xiàn)技術(shù) 圖像處理 FPGA
一種可靠的FPGA動(dòng)態(tài)配置方法及實(shí)現
- 現場(chǎng)可編程邏輯門(mén)陣列（FPGA）在通信系統中的應用越來(lái)越廣泛。隨著(zhù)通信系統的復雜化和功能多樣化,很多系統需要在不同時(shí)刻實(shí)現不同的功能,多數場(chǎng)合需要FPGA能夠支持在線(xiàn)動(dòng)態(tài)配置;在某些安全領(lǐng)域,需要對FPGA程序進(jìn)行加密存儲、動(dòng)態(tài)升級。這里根據應用趨勢提出了一種基于CPU＋CPLD的可靠的FPGA動(dòng)態(tài)加載方法。該方法具有靈活、安全、可靠的特點(diǎn),在通信電子領(lǐng)域具有一定的參考價(jià)值。
- 關(guān)鍵字： 動(dòng)態(tài)配置 FPGA CPLD
針對FPGA優(yōu)化的高分辨率時(shí)間數字轉換陣列電路
- 介紹一種針對FPGA優(yōu)化的時(shí)間數字轉換陣列電路。利用FPGA片上鎖相環(huán)對全局時(shí)鐘進(jìn)行倍頻與移相，通過(guò)時(shí)鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問(wèn)題，完成時(shí)間數字轉換的功能。
- 關(guān)鍵字： 時(shí)間數字轉換 鎖相環(huán) FPGA
多項式擬合在log-add算法單元中的應用及其FPGA實(shí)現
- 綜合考慮面積和速度等因素，采用一次多項式擬合實(shí)現了簡(jiǎn)單快速的log-add算法單元。實(shí)驗結果表明，在相同的精度要求下，其FPGA實(shí)現資源占用合理，硬件開(kāi)銷(xiāo)好于其他次數的多項式擬合實(shí)現方案。
- 關(guān)鍵字： log-add算法單元 多項式擬合 FPGA
Canny算法的改進(jìn)及FPGA實(shí)現
- 通過(guò)對傳統Canny邊緣檢測算法的分析提出了相應的改進(jìn)方法。通過(guò)模板代替卷積、適當的近似變換、充分利用并行處理單元等使其能夠用FPGA實(shí)現。
- 關(guān)鍵字： Canny邊緣檢測算法 卷積 FPGA
基于FPGA的三相PWM發(fā)生器
- 介紹了基于FPGA設計的三相PWM發(fā)生器。該發(fā)生器具有靈活和可編程等優(yōu)點(diǎn),可應用于交流電機驅動(dòng)用的三相電壓源逆變器。實(shí)驗結果驗證了本設計的有效性。
- 關(guān)鍵字： PWM發(fā)生器 三相逆變器 FPGA
fpga介紹
FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內部包括可 [ 查看詳細 ]
fpga研討會(huì )推薦
fpga電路
fpga相關(guān)帖子
fpga資料下載
fpga專(zhuān)欄文章
熱門(mén)主題
FPGA/協(xié)處理器
FPGA-to-ASIC
CPLD/FPGA
FPGA)
DSP+FPGA
FPGA專(zhuān)題
FPGA專(zhuān)題安全
FPGA專(zhuān)題汽車(chē)
FPGA專(zhuān)題消費
現場(chǎng)可編程門(mén)陣列（FPGA）
Spartan.FPGA
FPGA/EPLD
PLD/FPGA
Virtex-5FPGA
FPGA/MCU
FPGA-SPARTAN
FPGA：QuartusⅡ
視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO
ASIC、FPGA和DSP
FPGA/
FPGA/CPLD開(kāi)發(fā)
現場(chǎng)可編程門(mén)陣列(FPGA)
ASIC-to-FPGA
樹(shù)莓派
linux
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473