<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

一種精確幀同步算法及FPGA實(shí)現

  • 在衛星通信系統中,發(fā)送端通常利用不同的分組時(shí)隙同步傳送處在同一傳輸頻帶內的各路信號,而接收端為了準確識別和分離出數據流中的各路信號,需要采用幀同步算法進(jìn)行分組檢測和符號同步,其中分組檢測用來(lái)識別數據分
  • 關(guān)鍵字: 幀同步  相關(guān)  FPGA  衛星通信接收機  

基于FPGA的等效時(shí)間采樣

  • 在現代電子測量、通訊系統以及生物醫學(xué)等領(lǐng)域,經(jīng)常涉及對寬帶模擬信號進(jìn)行數據采集和存儲,以便計算機進(jìn)一步進(jìn)行數據處理。為了對高速模擬信號進(jìn)行不失真采集,根據奈奎斯特定理,采樣頻率必須為信號頻率的2倍以上
  • 關(guān)鍵字: 等效時(shí)間采樣  FPGA  數據采集  變頻  

基于PCI CAN的數據轉換系統設計

  • CAN總線(xiàn)是當前最流行的工業(yè)現場(chǎng)總線(xiàn)之一,PCI則是一種應用普遍的高速同步總線(xiàn),具有32 bit帶寬,時(shí)鐘頻率為0~33 MHz,最大傳輸速率可達132 Mbitmiddot;s-1,廣泛應用于數字圖像、語(yǔ)音及數據實(shí)時(shí)采集與處理等領(lǐng)域
  • 關(guān)鍵字: PCI  CAN  FPGA  PCI9054  

基于FPGA的參數可調RS422接口電路設計實(shí)現

  • 當前應用廣泛的串行通信接口標準主要有RS232,RS422和RS485,其中RS232串行通信方式采用單端輸入輸出,傳輸距離短、通信速率低、抗干擾性能差;RS485與RS422均采用差分串行輸入輸出,但RS485只有一對雙絞線(xiàn),只能工作
  • 關(guān)鍵字: FPGA  RS422  接口電路  

基于FPGA有限域構造的QC-LDPC分層譯碼器設計

  • 低密度奇偶校驗(Low Density Parity—Check,LDPC)碼最早于1962年由R.Gallager提出,其實(shí)質(zhì)是一類(lèi)具有稀疏校檢矩陣的線(xiàn)性分組碼。1996年,Mackay、Neal等人證明了LDPC碼是一種具有逼近Shannon極限性能的好碼,
  • 關(guān)鍵字: 有限域乘群  QC-LDPC碼  分層譯碼器  FPGA  

基于FPGA的電子表決器電路的設計與實(shí)現

  • 電子設計自動(dòng)化(Electronic Design Automation,EDA)是以計算機為載體,在EDA軟件平臺上,用硬件描述語(yǔ)言VHDL完成設計文件,然后由計算機自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線(xiàn)和仿真,直至對于
  • 關(guān)鍵字: 表決器  設計  FPGA  仿真  

在系統設計中的如何選擇半導體器件:ASIC,還是FPGA?

  • 作為一個(gè)系統設計工程師,經(jīng)常會(huì )遇到這個(gè)問(wèn)題:是選用ASIC還是FPGA?讓我們來(lái)看一看這兩者有什么不同。所謂ASIC,是專(zhuān)用集成電路(Application Specific Integrated Circuit)的簡(jiǎn)稱(chēng),電子產(chǎn)品中,應用非常廣泛。ASIC的
  • 關(guān)鍵字: FPGA  ASIC  系統設計  成本因素  

基于FPGA的DDR3多端口讀寫(xiě)存儲管理設計

  • 引言本文以Xilinx公司的Kintex-7系列XC7K410T FPGA芯片和兩片Micron公司的MT41J128M16 DDR3 SDRAM芯片為硬件平臺,設計并實(shí)現了基于FPGA的視頻圖形顯示系統的DDR3多端口存儲管理。1 總體架構設計機載視頻圖形顯示系
  • 關(guān)鍵字: 存儲器控制  多端口  幀地址  DDR3  FPGA  

通過(guò)EDA設計工具了解FPGA的設計流程

  • 對于初學(xué)者而言,FPGA的設計流程是否顯的又臭又長(cháng)呢?呵呵,如果真的有這樣的感覺(jué),沒(méi)有關(guān)系,下面我就通過(guò)對軟件的使用來(lái)了解FPGA的設計流程。1)使用synplify pro對硬件描述語(yǔ)言編譯并生成netlist綜合前要注意對器件的
  • 關(guān)鍵字: EDA  FPGA  

NANO2開(kāi)發(fā)板實(shí)例之USB2.0接口通信回環(huán)

  • 基于FPGA實(shí)現USB2.0接口通信, USB2.0 PHY芯片是Cypress68013, 68013內部集成8051 內核,USB2.0芯片讀寫(xiě)需要對8051核進(jìn)行固件配置。一.FX2特性介紹1.1介紹Cypress Semiconductor公司的EZ-USB FX2是世界上第一款集
  • 關(guān)鍵字: FPGA    USB  

經(jīng)驗之談,工程師在電路設計中的八大誤區

  • 我們常常會(huì )發(fā)現,自己想當然的一些規則或道理往往會(huì )存在一些差錯。電子工程師在電路設計中也會(huì )有這樣的例子。下面是一位工程師總結的八大誤區點(diǎn)?,F象一:這板子的PCB設計要求不高,就用細一點(diǎn)的線(xiàn),自動(dòng)布吧點(diǎn)評:
  • 關(guān)鍵字: 電路設計    PCB設計    FPGA    存儲器    降低功耗  

在FPGA上優(yōu)化實(shí)現復數浮點(diǎn)計算

  • 性能浮點(diǎn)處理一直與高性能CPU相關(guān)聯(lián)。在過(guò)去幾年中,GPU也成為功能強大的浮點(diǎn)處理平臺,超越了圖形,稱(chēng)為GP-GPU(通用圖形處理單元)。新創(chuàng )新是在苛刻的應用中實(shí)現基于FPGA的浮點(diǎn)處理。本文的重點(diǎn)是FPGA及其浮點(diǎn)性能和
  • 關(guān)鍵字: FPGA  浮點(diǎn)計算  

如何將PetaLinux移植到Xilinx FPGA上

  • 用戶(hù)可輕松將這款高穩健操作系統安裝到目標FPGA平臺上,以供嵌入式設計項目使用。從最初不起眼的膠合邏輯開(kāi)始,FPGA已經(jīng)歷了漫長(cháng)的發(fā)展道路。當前FPGA的邏輯容量和靈活性已將其帶入了嵌入式設計的中心位置。目前,在
  • 關(guān)鍵字: PetaLinux  FPGA  賽靈思  

基于FPGA的除顫器解決方案

  • 越來(lái)越多的人們認識到當心臟病患者的心臟驟停時(shí),快速及時(shí)的救治能夠帶來(lái)很大的好處。這促使更多公共場(chǎng)所和辦公室配備有AED設備。而且在美國,因為各州政府強制規定,如果場(chǎng)地所有者沒(méi)有配備足夠的AED設備,將有可能
  • 關(guān)鍵字: FPGA  除顫器解決方案  

東亞LTE設備需求強勁 FPGA喜迎4G商機

  • 東亞地區長(cháng)程演進(jìn)計畫(huà)(LTE)設備需求,驅動(dòng)現場(chǎng)可編程閘陣列(FPGA)業(yè)者營(yíng)收攀升。2014年中國大陸及臺灣陸續啟動(dòng)LTE商轉,帶動(dòng)龐大的LTE設備購置及基礎建設投資潮,深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著(zhù)這波潮流搭上順風(fēng)
  • 關(guān)鍵字: 4G  LTE  FPGA  IP  嵌入式  PLD  CPLD  
共6410條 106/428 |‹ « 104 105 106 107 108 109 110 111 112 113 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>