<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

基于雙口RAM核監測數字示波器設計研究

  • 摘要:在核監測中,常將各種傳感器輸出的信號通過(guò)A/D轉換器轉換為數字信號,然后利用數字信號處理技術(shù)對各種核信號進(jìn)行數字處理。為了準確測量核信號數字波形的各種參數,對基于FPGA雙口RAM的數字示波器進(jìn)行了設計和
  • 關(guān)鍵字: 核脈沖  數字示波器  數字波形  FPGA  雙口RAM  

基于FPGA的數字通信實(shí)訓平臺的設計與實(shí)現

  • 摘要:本實(shí)訓平臺著(zhù)眼于提升高職層次學(xué)生的職業(yè)能力,圍繞典型的數字通信系統模型,設計了擴展性強、可測性好的FPGA核心板,并開(kāi)發(fā)了多個(gè)配套的功能模塊。憑借著(zhù)FPGA強大的硬件可編程能力,創(chuàng )設了分層遞進(jìn)的實(shí)驗模式
  • 關(guān)鍵字: FPGA  數字通信系統  EP1C3T144  QuartusⅡ9.0  片上通信系統  

基于FPGA IP核的FFT實(shí)現與改進(jìn)

  • 摘要 利用FPGA IP核設計了一種快速、高效的傅里葉變換系統。針對非整數倍信號周期截斷所導致的頻譜泄露問(wèn)題,提出了一種通過(guò)時(shí)輸入信號加窗處理來(lái)抑制頻譜泄露的方法。利用Modelsim和Matlab對設計方案進(jìn)行了仿真,同
  • 關(guān)鍵字: FFT  FPGA  IP核  加窗處理  

基于FPGA的多路數字信號復接系統設計與實(shí)現

  • 摘要 數字復分接技術(shù)是數字通信網(wǎng)中的一項重要技術(shù),能將若干路低速信號合并為一路高速信號,以提高帶寬利用率和數據傳輸效率。文中在介紹數字復接系統的基礎上,采用VHDL對數字復分接系統進(jìn)行建模設計和實(shí)現。并利
  • 關(guān)鍵字: 數字復接系統  乒乓操作  先進(jìn)先出存儲器  FPGA  

JPEG2000數據壓縮的FPGA實(shí)現

  • 高性能的數據壓縮可以有效的減少數據對存儲空間和通信帶寬的要求,降低通信成本。為解決圖像數據的高壓縮性能問(wèn)題,本文提出了基于JPEG2000標準的數據壓縮系統的FPGA實(shí)現方案。相對于軟件算法實(shí)現和其他硬件方法,采用FPGA硬件實(shí)現可降低系統復雜度提高性能。最終設計的IP核具有資源占用少,性能良好和便于擴展等優(yōu)點(diǎn),能夠滿(mǎn)足通信傳輸和照相設備等應用需求。
  • 關(guān)鍵字: JPEG2000  數據壓縮  FPGA  DWT  

基于NiosⅡ的單點(diǎn)自適應控制器設計研究

  • 摘要 為了提高道路交叉口通行能力,設計了一種單點(diǎn)交叉口自適應控制系統。系統采用SOPC方案,利用具有NiosⅡ軟核的FPGA芯片設計了控制器的硬件,井利用遺傳算法建立了信號配時(shí)優(yōu)化模型、VHDL語(yǔ)言進(jìn)行了遺傳算法的硬
  • 關(guān)鍵字: NiosⅡ  FPGA  單點(diǎn)交叉口  自適應控制  遺傳算法硬件化  

高速實(shí)際據采集智能控制器的設計與實(shí)現

  • 摘要:文章以嵌入式和數據采集技術(shù)為基礎,研究設計并實(shí)現了基于A(yíng)RM+FPGA體系架構面向高速實(shí)時(shí)數據采集應用的一種實(shí)用新型智能控制器。本文闡述了主處理器ARM最小系統、協(xié)處理器FPGA最小系統和ARM與FPGA通信接口等硬
  • 關(guān)鍵字: ARM  FPGA  智能控制器  高速實(shí)時(shí)數據采集  

基于DSP+FPGA的多混沌實(shí)時(shí)視頻圖像加密系統

  • 針對視頻圖像在數字通信中存在著(zhù)安全和隱私問(wèn)題,提出了基于DSP+FPGA技術(shù)來(lái)實(shí)現實(shí)時(shí)視頻圖像加密的系統設計方案,并詳細介紹了多混沌加密算法在DSP和FPGA上的實(shí)現。實(shí)驗結果表明多混沌實(shí)時(shí)視頻圖像加密增強了視頻圖像傳輸的安全性,同時(shí)證明了本系統對實(shí)時(shí)視頻圖像能快速地進(jìn)行加密。
  • 關(guān)鍵字: FPGA  DSP  混沌  實(shí)時(shí)視頻    

基于USB3.0協(xié)議的PC與FPGA通信系統的設計

  • 摘要 針對USB2.0在高速數據采集系統中帶寬局限問(wèn)題,設計了一款基于USB3.0總線(xiàn)的高速數據采集接口系統。通過(guò)對USB3.0的接口硬件系統、設備固件以及SLAVE FIFO與FPGA接口讀寫(xiě)操作的設計,并經(jīng)過(guò)實(shí)驗測試,USB3.0硬
  • 關(guān)鍵字: FPGA  USB3.0固件  SLAVE FIFO  數據通信  

基于A(yíng)D9854的MSK調制信號的產(chǎn)生

  • 基于實(shí)現簡(jiǎn)單高效地產(chǎn)生MSK調制信號的目的,文中系統性地闡述了AD9854的工作原理、機制,探討了采用AD9854產(chǎn)生MSK 調制信號相比傳統方法的優(yōu)越性。同時(shí)詳細介紹了通過(guò)FPGA配置AD9854的方法,描述了硬件平臺的搭建并且列出了所有需配置寄存器列表。
  • 關(guān)鍵字: AD9854  MSK  FPGA  硬件平臺  寄存器  

基于A(yíng)RM與FPGA的電力電源一體化監控裝置

  • 為了滿(mǎn)足電力電源系統中復雜應用場(chǎng)景的一體化監控需求,文中提出了一種硬件設計方案。本方案基于TI公司的AM335x系列ARM Cortex-A8處理器和XILINX公司的Spanan-3系列的FPGA芯片,重點(diǎn)介紹了ARM與FPGA通信互聯(lián)以及其他特殊功能模塊的實(shí)現方法。實(shí)驗結果表明本硬件系統有應用價(jià)值高、性?xún)r(jià)比高、穩定可靠、靈活多變等優(yōu)點(diǎn)。
  • 關(guān)鍵字: 電力電源一體化監控  ARM Cortex―A8  FPGA  觸摸屏防靜電  

基于FPGA的交通系統遠程網(wǎng)絡(luò )控制設計

  • 為了緩解城市交通擁堵問(wèn)題,提出一種基于FPGA平臺遠程網(wǎng)絡(luò )控制的城市交通控制系統設計。系統采用TCP/IP傳輸協(xié)議實(shí)現控制中心發(fā)送控制信息給交通系統??刂浦行牟捎肣t圖形化界面實(shí)現,清楚直觀(guān);交通系統依據控制信息選擇相應配時(shí)方案進(jìn)行顯示。經(jīng)測試,該系統工作穩定、控制精確、可靠性高,且成本較低
  • 關(guān)鍵字: FPGA  TCP/IP  Qt  交通系統  遠程控制  車(chē)流量  

寬帶載波電力線(xiàn)通信協(xié)議中信道交織的FPGA實(shí)現

  • 摘要 介紹了寬帶載波電力線(xiàn)通信協(xié)議中用到的信道交織。在此協(xié)議的基礎上,提出了基于FPGA信道交織模塊的設計方案。文中對信道交織的物理層實(shí)現方法進(jìn)行了介紹,該方法是通過(guò)ROM讀操作和RAM的讀寫(xiě)操作來(lái)實(shí)現信道交織
  • 關(guān)鍵字: 信道交織  FPGA  寬帶載波電力線(xiàn)通信  

基于DSP+FPGA的圖形顯示控制系統

  • 基于DSP+FPGA的圖形顯示控制系統,摘要 提出了一種基于DSP和FPGA的圖行顯示控制系統,以及系統各部分的設計方法和思想。硬件上充分利用DSP高速計算和FPGA并行處理特點(diǎn);軟件上給出了圖形圖像、漢字字符等的驅動(dòng)函數。通過(guò)鍵盤(pán)輸入和圖形圖像顯示的功能
  • 關(guān)鍵字: DSP  FPGA  圖像顯示控制  

向硬件進(jìn)軍 微軟人工智能時(shí)代押注FPGA

  •   可編程的芯片將主導未來(lái)的互聯(lián)網(wǎng)世界,幾大科技巨頭都認識到這一點(diǎn)。微軟也不例外,這家做了四十年軟件的公司,也在向硬件進(jìn)軍,而 FPGA 成為了微軟未來(lái)競爭的押注。   2012 年 12 月的某一天,Doug Burger 站在 Steve Ballmer 面前,嘗試著(zhù)預測未來(lái)。   Ballmer,微軟的那個(gè)大嗓門(mén) CEO,坐在微軟在西雅圖郊外的藍天研發(fā)實(shí)驗室(blue-sky R&D lab)基地99 號樓一層的演講室。桌子排成 U 型,Ballmer 被他的高級助圍住,開(kāi)著(zhù)筆記本電腦。
  • 關(guān)鍵字: 微軟  FPGA  
共6410條 111/428 |‹ « 109 110 111 112 113 114 115 116 117 118 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>