<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga soc

FPGA應用供電設計一點(diǎn)通

  •   FPGA被廣泛應用于各種產(chǎn)品,具有開(kāi)發(fā)時(shí)間短、成本效益高以及靈活的現場(chǎng)重配置與升級等諸多優(yōu)點(diǎn)。很多新型FPGA利用先進(jìn)的技術(shù)實(shí)現低功耗和高性能。他們通過(guò)新的制造工藝降低了內核電壓,從而擴大電源電壓范圍并提高電流量。很多FPGA對每個(gè)電源軌的供電需求不盡相同,而這些不同的電源有不同的電壓輸出和時(shí)序要求以及不同的噪聲靈敏度要求。電源模塊是滿(mǎn)足這些供電需求的理想選擇?! ∫粋€(gè)電源模塊包括控制器、FET、電感器和大部分無(wú)源器件,而這些器件都在一個(gè)封裝內,僅需外部配備輸入和輸出電容器即可完成系統設計。數字電源模
  • 關(guān)鍵字: FPGA  電源模塊  

一文了解FPGA蝶變之旅 原來(lái)它才是英特爾、英偉達的隱形對手?

  •   一直在與自己賽跑的FPGA獨行俠——賽靈思(Xilinx),在其2018開(kāi)發(fā)者大會(huì )(XDF)上重磅發(fā)布了業(yè)界7nm自適應計算加速平臺 (ACAP)首款產(chǎn)品——Versal。賽靈思總裁及CEO Victor Peng在解釋Versal名稱(chēng)意義時(shí)說(shuō),Versal寓意Versatile (多樣化的)+ Universal(通用的), 代表集多樣性和通用性一體,是一款可面向所有應用、面向所有開(kāi)發(fā)者的平臺級產(chǎn)品。而Versal的面世表明賽靈思已不再是單純的FPGA公司,而轉變成平臺公司。這也意味著(zhù)賽靈思將不再囿
  • 關(guān)鍵字: FPGA  英特爾  英偉達  

萊迪思半導體公司任命Esam Elashmawi為首席營(yíng)銷(xiāo)和戰略官

  •   萊迪思半導體公司,客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應商,近日宣布任命Esam Elashmawi為首席營(yíng)銷(xiāo)和戰略官,即日上任。Elashmawi先生將為萊迪思帶來(lái)他在銷(xiāo)售、市場(chǎng)營(yíng)銷(xiāo)、戰略規劃和綜合管理等領(lǐng)域的豐富經(jīng)驗。加入萊迪思之前,Elashmawi先生曾任Microsemi公司高級副總裁兼總經(jīng)理,管理公司的FPGA、存儲和時(shí)序解決方案產(chǎn)品線(xiàn),業(yè)績(jì)出眾?! ∪R迪思總裁兼首席執行官Jim Anderson表示:“正值公司吸引高層次人才之際,我們很高興Esam Elashmawi加入萊迪思領(lǐng)導團隊,擔
  • 關(guān)鍵字: 萊迪思  FPGA  

三星大舉進(jìn)攻車(chē)用半導體 押寶SoC和CMOS圖像傳感器

  • 隨著(zhù)電池、半導體、通信和其他支持技術(shù)的發(fā)展,這些舉措已經(jīng)成為可能,這些技術(shù)正帶來(lái)2000億美元以上的汽車(chē)電子市場(chǎng)的新增長(cháng)。
  • 關(guān)鍵字: 三星  SoC  CMOS  圖像傳感器  

Xilinx變身平臺公司,面向數據中心和AI推出自適應平臺

  •   Xilinx開(kāi)發(fā)者大會(huì )(XDF)日前在京舉行,公司新總裁兼首席執行官Victor Peng先生親臨會(huì )場(chǎng),介紹了Xilinx(賽靈思)的戰略及轉型成果?! ictor說(shuō),他喜歡不斷設定目標,然后為此調整和轉變,去實(shí)現這個(gè)目標。Xilinx現在不再定位為FPGA公司,而是定位為平臺公司,并宣布了一個(gè)全新的品類(lèi),即自適應加速平臺ACAP?! ∫驗殡S著(zhù)數據爆炸,傳統市場(chǎng)和業(yè)務(wù)都受到了顛覆,而且還出現了人工智能,人們要以更加迅速地變化來(lái)滿(mǎn)足不斷變化的要求和標準。所以就像自然界能夠適應環(huán)境的物種一樣,在數字世界
  • 關(guān)鍵字: Xilinx  FPGA  

UltraSoC全新集成化多核調試、可視化和數據科學(xué)/分析套件擴展其工具產(chǎn)品線(xiàn)

  •   UltraSoC今日宣布推出完整的集成開(kāi)發(fā)環(huán)境(IDE)UltraDevelop 2,它為系統級芯片(SoC)開(kāi)發(fā)團隊提供了將全面的調試、運行控制和性能調整與先進(jìn)的可視化和數據科學(xué)功能相結合的能力。通過(guò)融合UltraSoC合作伙伴Imperas和Percepio的技術(shù),UltraDevelop 2釋放出了UltraSoC系統級片上監控和分析基礎架構的潛力,通過(guò)提供可操作的內在信息來(lái)大幅降低開(kāi)發(fā)成本和縮短達成收入的時(shí)間,并提高產(chǎn)品的質(zhì)量?! ⌒碌腢ltraDevelop工具套件為SoC開(kāi)發(fā)和調試提供了一
  • 關(guān)鍵字: UltraSoC  SoC  

ST的無(wú)線(xiàn)SoC有哪些黑科技?

  •   當前,越來(lái)越多的設備接入物聯(lián)網(wǎng),因此無(wú)線(xiàn)連接功能和安全成為重要特征。與此同時(shí),海量物聯(lián)網(wǎng)設備應用需要芯片及解決方案的成本低、有更低的功耗,且有豐富的產(chǎn)品種類(lèi)可選?! “l(fā)布會(huì )照片:從左至右:ST大中華暨南亞區MMS市場(chǎng)及應用部MCU產(chǎn)品市場(chǎng)部談俊,STM32超低功耗和網(wǎng)絡(luò )微控制器市場(chǎng)經(jīng)理Hakim Jaafar,ST中國區微控制器事業(yè)部市場(chǎng)及應用總監曹錦東  為此,意法半導體(ST)近日宣布STM32微控制器(MCU)家族的第12個(gè)產(chǎn)品系列——STM32WB量產(chǎn)。其最大的特點(diǎn)是在其廣受歡迎的超低功耗系列
  • 關(guān)鍵字: ST  SoC  

云端實(shí)時(shí)視頻流解決方案由賽靈思與華為率先在華提出

  •   2018年10月12日,華為全聯(lián)接大會(huì )在上海召開(kāi),此次大會(huì )上自適應和智能計算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)、華為和 NGCodec宣布開(kāi)發(fā)中國首款云端高效率視頻編碼 (HVEC) 解決方案。Xilinx開(kāi)發(fā)了高度靈活的自適應處理平臺,可以為從端到邊緣再到云的各種應用的快速創(chuàng )新提供強大支持,它為此次方案的提出出了不少力。該解決方案獨家采用賽靈思 Virtex UltraScale+? FPGA 和 NGCodec 的全新 H.265 視頻編碼器。賽靈思 FPGA 助力 NGCode
  • 關(guān)鍵字: Xilinx  FPGA  

Arm中國DesignStart“開(kāi)芯計劃 助你開(kāi)芯”系列路演正式啟動(dòng)

  •   Arm中國DesignStart“開(kāi)芯計劃 助你開(kāi)芯”系列路演今天在廈門(mén)正式拉開(kāi)序幕。此次活動(dòng)旨在幫助廣大中國SoC開(kāi)發(fā)者更好了解Arm DesignStart項目,并且通過(guò)加入DesignStart獲得強大的Arm生態(tài)系統的支持,實(shí)現更快速、更高效、更低成本的SoC開(kāi)發(fā)?! ∈渍緩B門(mén)路演共吸引了超過(guò)200名開(kāi)發(fā)者報名參加,來(lái)自Arm中國和Arm英國總部以及Mentor Graphics、Sondrel和移芯科技等Arm生態(tài)系統合作伙伴的諸多技術(shù)專(zhuān)家出席活動(dòng),為與會(huì )者介紹了DesignStart的最新
  • 關(guān)鍵字: Arm  SoC  

貿澤9月新添300余新品

  •     致力于快速引入新產(chǎn)品與新技術(shù)的業(yè)界知名分銷(xiāo)商貿澤電子 (MouserElectronics),首要任務(wù)是提供來(lái)自全球700多家廠(chǎng)商的新產(chǎn)品與技術(shù),幫助客戶(hù)設計出先進(jìn)產(chǎn)品,并加快產(chǎn)品上市速度。     貿澤2018年9月發(fā)布了超過(guò)302種新品,這些產(chǎn)品均可以當天發(fā)貨。     貿澤上月引入的部分產(chǎn)品包括:Micron串行NOR閃存 Micron串行NOR閃存具有先進(jìn)的接口和低引腳數,簡(jiǎn)單易用,是適用于代碼映射應用的簡(jiǎn)單解決方案。先進(jìn)的安全技
  • 關(guān)鍵字: FPGA  閃存  

Arm聯(lián)手賽靈思FPGA提供免費的Cortex-M處理器,助力開(kāi)發(fā)人員拓展設計邊界

  •   Arm宣布與賽靈思攜手合作,通過(guò)Arm DesignStart項目將Arm Cortex-M處理器的優(yōu)勢帶入FPGA項目開(kāi)發(fā),助力嵌入式開(kāi)發(fā)人員快速、免費、方便地獲取成熟的Arm IP?! ‰S著(zhù)科技的持續快速發(fā)展和不斷突破,業(yè)界對產(chǎn)品設計靈活性的需求也隨之提升。據預測,2016年至2022年期間,現場(chǎng)可編程門(mén)陣列(FPGA)/可編程邏輯器件(PLD)出貨量將增長(cháng)74%。*這一發(fā)展趨勢給OEM廠(chǎng)商帶來(lái)了更大壓力——他們需要以更快的速度和更少的投資開(kāi)發(fā)靈活且基于應用程序優(yōu)化的設計。為滿(mǎn)足這些需求,無(wú)論采用
  • 關(guān)鍵字: Arm  FPGA  

GPU、FPGA、ASIC、TPU四大AI芯片“爭奇斗艷”

  •   AI芯片是當前科技產(chǎn)業(yè)和社會(huì )關(guān)注的熱點(diǎn),也是AI技術(shù)發(fā)展過(guò)程中不可逾越的關(guān)鍵一環(huán),不管有什么好的AI算法,要想最終應用,就必然要通過(guò)芯片實(shí)現?! ≌凙I芯片,就必須先對AI下一個(gè)定義。在萊迪斯半導體亞太區資深事業(yè)發(fā)展經(jīng)理陳英仁看來(lái),“AI神經(jīng)網(wǎng)絡(luò )”不是簡(jiǎn)單定義為某類(lèi)產(chǎn)品,而是一個(gè)新的設計方法,“傳統的一些算法,是照規則、照邏輯的,神經(jīng)網(wǎng)絡(luò )是用數據訓練出來(lái)的結果?!蹦墙裉煨【幘徒o大家剖析四大AI芯片?! ∷拇驛I芯片  GPU:又稱(chēng)顯示核心、視覺(jué)處理器、顯示芯片,是一種專(zhuān)門(mén)在個(gè)人電腦、工作站、游戲機和一
  • 關(guān)鍵字: GPU  FPGA  ASIC  

超低功耗FPGA在可穿戴產(chǎn)品的應用

  •   實(shí)時(shí)在線(xiàn)的環(huán)境感知是許多可穿戴產(chǎn)品希望實(shí)現的功能。為了實(shí)現實(shí)時(shí)在線(xiàn)且準確的傳感,通常采用兩級處理的方式來(lái)最小化功耗。第一級通常是超低功耗實(shí)時(shí)在線(xiàn)的推理引擎,用于執行音頻、視頻或IMU檢測,而第二級,更耗電的應用處理器保持在睡眠模式。當檢測到預設的觸發(fā)情況(例如關(guān)鍵短語(yǔ)、有人出現或特定手勢)時(shí),推理引擎喚醒應用處理器。FPGA的并行處理能力和功耗被認為非常適合低延遲和實(shí)時(shí)在線(xiàn)模式的推理功能。除了適用于各種互連應用,iCE40 UltraPlus還具有1mW的超低功耗和WLCSP封裝,使其成為實(shí)時(shí)在線(xiàn)可穿
  • 關(guān)鍵字: FPGA  UltraPlus  

基于軟件的空間輻照下FPGA可靠性設計方法

  • FPGA以其集成度高、靈活性強、開(kāi)發(fā)周期短的特點(diǎn),在航天領(lǐng)域得到了越來(lái)越廣泛的應用。然而,其工作的空間環(huán)境存在著(zhù)大量gamma;光子、輻射帶電子、高能
  • 關(guān)鍵字: FPGA  控制  

一種FFT插值正弦波快速頻率估計算法

  • 對被噪聲污染的正弦波信號進(jìn)行頻率估計是信號參數估計中的經(jīng)典問(wèn)題,目前國內外已提出不少方法。文獻給出了在高斯白噪聲中對正弦波信號頻率進(jìn)行最大似
  • 關(guān)鍵字: FPGA  
共7974條 44/532 |‹ « 42 43 44 45 46 47 48 49 50 51 » ›|

fpga soc介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga soc!
歡迎您創(chuàng )建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>