<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> flash fpga

基于FPGA的脈沖重復頻率(PRF)跟蹤器的設計

  • 本文利用FPGA資源豐富?易于編程的特點(diǎn)設計了純硬方式的脈沖重復頻率跟蹤器,實(shí)現了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片FPGA中,簡(jiǎn)化了系統結構,縮小了體積?
  • 關(guān)鍵字： 多路脈沖重復頻率跟蹤器  關(guān)聯(lián)比較器  FPGA  

IIR數字濾波器的FPGA仿真與實(shí)現

  • 采用自頂向下的模塊化設計思想，介紹了一種采用級聯(lián)結構在FPGA上實(shí)現IIR數字濾波器的設計方案。設計IIR數字濾波器的二階節，將二階節IIR數字濾波器級聯(lián)實(shí)現高階IIR數字濾波器，從而實(shí)現通過(guò)修改外圍參數來(lái)改變?yōu)V波器的頻率響應,根據不同的要求在不同規模的FPGA上加以實(shí)現。
  • 關(guān)鍵字： IIR數字濾波器  級聯(lián)結構  FPGA  

FPGA設計的常見(jiàn)問(wèn)題

  • 只要輸入信號同時(shí)變化，（經(jīng)過(guò)內部走線(xiàn)）組合邏輯必將產(chǎn)生毛刺。將它們的輸出直接連接到時(shí)鐘輸入端、清零或置位端口的設計方法是錯誤的，這可能會(huì )導致嚴重的后果。 所以我們必須檢查設計中所有時(shí)鐘、清零和置位等對毛刺敏感的輸入端口，確保輸入不會(huì )含有任何毛刺。
  • 關(guān)鍵字： 毛刺  置位信號  FPGA  

基于FPGA的電子密碼鎖的研制

  • 介紹在QUATUSII環(huán)境下，采用FPGA可編程邏輯器件開(kāi)發(fā)的電子密碼鎖，并利用狀態(tài)機（FSM）實(shí)現鍵盤(pán)消抖及系統主控模塊的行為控制，從實(shí)際工程設計角度闡述了系統所有模塊及其工作原理、軟件設計方法，提出了系統設計注意要點(diǎn)。
  • 關(guān)鍵字： QUATUSII  密碼鎖  FPGA  狀態(tài)機  

MP3的FPGA設計

  • FPGA能滿(mǎn)足MP3整個(gè)系統的價(jià)格、功耗和性能要求,它們靈活的結構使系統設計人員能在每種MP3播放機中最佳地實(shí)現各種功能。
  • 關(guān)鍵字： MP3  邏輯模塊  FPGA  

基于FPGA和單片機的掃頻儀研究與設計

  • 在系統設計時(shí)，各個(gè)網(wǎng)絡(luò )的頻率特性對該系統的穩定性、工作頻帶、傳輸特性等都具有重要影響。實(shí)際操作中，掃頻儀大大簡(jiǎn)化了測量操作，提高了工作效率，達到了測量過(guò)程快速、直觀(guān)、準確、方便的目的，在生產(chǎn)、科研、教學(xué)上得到廣泛運用。
  • 關(guān)鍵字： 頻率特性  掃頻儀  FPGA  

FPGA在航空電子系統中的設計應用

  • 由于競爭的壓力和對飛機性能無(wú)止境的追求，航空電子從簡(jiǎn)單、獨立的設備發(fā)展到如今以每秒百萬(wàn)位乃至更快的速度交換信息的高級智能系統網(wǎng)絡(luò )。這也帶來(lái)了必須克服的許多設計問(wèn)題。
  • 關(guān)鍵字： 高級智能系統網(wǎng)絡(luò )  航空電子  FPGA  

數字圖像倍焦系統設計與實(shí)現綜合實(shí)例之：系統硬件配置方案

  • FPGA作可編程器件，可以根據用戶(hù)的需要進(jìn)行現場(chǎng)可編程。系統可采用了JTAG模式和AS模式進(jìn)行FPGA編程配置。
  • 關(guān)鍵字： 數字圖像倍焦系統  JTAG  FPGA  EPC1441PC8  

帶硬件地址識別的UART IP的設計和實(shí)現

  • 在通信和控制系統中，常使用異步串行通信控制器（UART）實(shí)現系統輔助信息的傳輸。為實(shí)現多點(diǎn)通信，通常用軟件識別發(fā)往本站點(diǎn)或其它站點(diǎn)的數據，這會(huì )加大CPU的開(kāi)銷(xiāo)。介紹了一種基于FPGA的UART IP，由硬件實(shí)現多點(diǎn)通信時(shí)的數據過(guò)濾功能，降低了CPU的負擔，提高了系統性能。
  • 關(guān)鍵字： UART  IP  FPGA  

數字圖像倍焦系統設計與實(shí)現綜合實(shí)例之：系統原理框圖

  • 本系統采用了兩片SRAM存儲器構成乒乓緩沖結構來(lái)完成視頻的采集和處理，視頻的采集和輸出部分采用了應用廣泛的SAA71XX系列。
  • 關(guān)鍵字： 數字圖像倍焦系統  SRAM存儲器  乒乓緩沖  FPGA  

數字圖像倍焦系統設計與實(shí)現綜合實(shí)例之：系統工作原理分析

  • 如前所述，本系統主要完成對輸入視頻圖像的兩倍放大。圖像的放大主要是通過(guò)插值算法來(lái)實(shí)現的，下面詳細分析如何應用雙線(xiàn)性插值算法來(lái)實(shí)現倍焦功能。
  • 關(guān)鍵字： 數字圖像倍焦系統  乘法器  FPGA  

有限狀態(tài)機的FPGA設計

  • 有限狀態(tài)機是一種常見(jiàn)的電路，由于時(shí)序電路和組合電路組成，設計有限狀態(tài)機的第一步是確定采用Moore狀態(tài)機還是采用Mealy狀態(tài)機。Mealy狀態(tài)機的狀態(tài)轉變不僅和當前狀態(tài)有關(guān)，而且和各輸入信號有關(guān)；Moore狀態(tài)機的轉變只和當前狀態(tài)有關(guān)。從電路實(shí)現功能上來(lái)講，任何一種都可以實(shí)現同樣的功能。但他們的輸出時(shí)序不同，所以選擇使用哪種狀態(tài)機是要根據具體情況來(lái)定。
  • 關(guān)鍵字： Moore狀態(tài)機  Mealy狀態(tài)機  FPGA  

數字圖像倍焦系統設計與實(shí)現綜合實(shí)例之：設計需求分析與芯片選型

  • 在數字圖像處理和通信、遙感圖像分析、醫學(xué)成像診斷等應用領(lǐng)域，為了便于顯示、觀(guān)察或進(jìn)行進(jìn)一步的處理，常常需要對原始的數字圖像進(jìn)行特征提取(如邊緣檢測、邊緣銳化)、噪聲平滑濾波、幾何校正、尺寸縮放等處理，這類(lèi)圖像處理技術(shù)稱(chēng)為圖像的預處理。在實(shí)際應用中，圖像的預處理功能很多可以通過(guò)FPGA來(lái)實(shí)現。
  • 關(guān)鍵字： 數字圖像倍焦系統  視頻解碼器  FPGA  視頻編碼器  乒乓緩沖區  

H.264/AVC中CAVLC編碼器的硬件設計與實(shí)現

  • 設計了一種H.264標準的CAVLC編碼器，對原有軟件流程進(jìn)行部分改進(jìn)，提出了并行處理各編碼子模塊的算法結構。
  • 關(guān)鍵字： 變長(cháng)編碼  非零系數級編碼  FPGA  

FPGA與DSP協(xié)同處理系統設計之：典型實(shí)例-整數DCT變換的設計與實(shí)現

  • 本節旨在設計實(shí)現了視頻壓縮標準H.264算法中的整數DCT變換部分，幫助讀者了解并行流水設計技巧在算法優(yōu)化中的作用。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  整數DCT變換  H.264  
共6878條 81/459 |‹ « 79 80 81 82 83 84 85 86 87 88 » ›|

flash fpga介紹

您好，目前還沒(méi)有人創(chuàng )建詞條flash fpga!
歡迎您創(chuàng )建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>