<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> flash fpga

一種基于FPGA技術(shù)的紅外視頻采集系統設計

  • 介紹了一種基于FPGA技術(shù)的紅外視頻采集系統組成架構,給出了各功能模塊的實(shí)現方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理,并制作電路板進(jìn)行調試,最終的紅外圖像通過(guò)VGA實(shí)時(shí)顯示。結果表明該系統能充分利用FPGA技術(shù)的優(yōu)勢,具有擴展性好、控制靈活、開(kāi)發(fā)周期短等特點(diǎn)。
  • 關(guān)鍵字: 紅外視頻采集系統  ADV7181B  FPGA  

JavaCard指令處理器的FPGA設計和實(shí)現

  • 給出了一種基于微碼的JavaCard指令處理器的FPGA設計和實(shí)現,以此JavaCard CPU為核心搭建的測試平臺已集成在一塊FPGA上實(shí)現。
  • 關(guān)鍵字: JavaCard  復雜指令集  FPGA  

基于FPGA的LBS控制器設計

  • 通過(guò)對LBS控制器的控制信號、LBS總線(xiàn)讀寫(xiě)操作時(shí)序、LBS狀態(tài)機進(jìn)行分析,設計并實(shí)現了一個(gè)高效、可靠的LBS控制器來(lái)實(shí)現FPGA和PEX8311的通信系統,在PEX8311和FPGA接口中運行狀態(tài)正常,穩定性強,成功應用于某視頻采集卡、某PCIe數據采集卡等,基于FPGA設計的LBS控制器具有靈活性強、可編程能力強、適應性強等優(yōu)點(diǎn)。
  • 關(guān)鍵字: LBS控制器  PEX8311  FPGA  

FPGA設計流程及其布線(xiàn)資源解析

  • 電路設計與輸入是指通過(guò)某些規范的描述方式,將工程師電路構思輸入給EDA工具。常用的設計方法有硬件描述語(yǔ)言(HDL)和原理圖設計輸入方法等。原理圖設計輸入法在早期應用得比較廣泛,它根據設計要求,選用器件、繪制原理圖、完成輸入過(guò)程。這種方法的有點(diǎn)是直觀(guān)、便于理解、元器件庫資源豐富。但是在大型設計中,這種方法的可維護性較差,不利于模塊構造與重用
  • 關(guān)鍵字: 布線(xiàn)資源  功能仿真  FPGA  

基于FPGA的海量數據采集系統設計

  • 最近幾年,FPGA以其應用的靈活方便蓬勃發(fā)展,在通信、航空航天、醫療設備、消費類(lèi)電子產(chǎn)品等領(lǐng)域一展身手。使用FPGA控制CF的技術(shù)到目前為止還沒(méi)有成熟,本文從硬件和軟件角度出發(fā),介紹了FPGA與CF卡的接口設計、給出了用雙RAM訪(fǎng)問(wèn)CF卡的編程,并且利用FPGA作為FIFO對AD采集的數據進(jìn)行緩沖,然后存儲到大容量的CF卡中。
  • 關(guān)鍵字: 海量數據采集  THS4052  MAX4125  FPGA  

基于FPGA的空間電場(chǎng)信號數據采集與處理系統設計

  • 提出一種基于FPGA的空間電場(chǎng)信號數據采集與處理系統的設計方案,FPGA為主控制器控制A/D采樣和同步422發(fā)送。X,Y,Z三個(gè)方向的空間電場(chǎng)信號經(jīng)過(guò)信號處理和A/D采樣,在FPGA片內濾波劃分為不同的頻段,通過(guò)同步422接口發(fā)送到后續設備。該系統性能可靠穩定,致力于應用在探空火箭有效載荷——箭載電場(chǎng)儀上,對其他電場(chǎng)信號采集與處理系統也有
  • 關(guān)鍵字: 空間電場(chǎng)  數據采集  FPGA  

基于FPGA的跳頻通信系統設計

  • 本跳頻系統中,FPGA是硬件邏輯的載體,完成基帶信號采樣后的混頻、濾波等操作及對DDS、ADC等外部邏輯的控制;dsp控制FPGA內部邏輯以及DDS、ADC等邏輯單元完成跳頻通信系統基帶部分的發(fā)射與接收及其一系列計算任務(wù);高精度時(shí)鐘源為整個(gè)系統提供時(shí)間基準,經(jīng)過(guò)dsp、FPGA、DDS等器件內部鎖相環(huán)倍頻,為各器件提供主時(shí)鐘。
  • 關(guān)鍵字: 跳頻通信  基帶模塊  FPGA  

高速定點(diǎn)FFT算法的FPGA設計方案

  • 著(zhù)重討論基于FPGA的64點(diǎn)高速FFT算法的實(shí)現方法。采用高基數結構和流水線(xiàn)結構,大大提高了FFT處理器的運行速度。同時(shí)塊浮點(diǎn)結構的引入,也大幅減少了浮點(diǎn)操作占用FPGA器件的資源數目,兼顧了FPGA高精度、低資源、低功耗的特點(diǎn)。
  • 關(guān)鍵字: 高速FFT算法  高基數結構  FPGA  流水線(xiàn)結構  

基于Nios II的多媒體廣告系統

  • 電子屏的出現,不僅可以使企業(yè)更全面的展示產(chǎn)品,推廣企業(yè)文化,而且可以滿(mǎn)足不同讀者的需求,改善城市環(huán)境,提升人民生活質(zhì)量,更重要的是廣告能夠更及時(shí)、更準確、更全面的展示自己的新產(chǎn)品,第一時(shí)間與消費者進(jìn)行溝通,贏(yíng)得市場(chǎng),獲取利潤,以及根據市場(chǎng)動(dòng)態(tài)更及時(shí)更全面的做出市場(chǎng)決策?;谝陨显?,我們采用Nios II軟核設計了能及時(shí)發(fā)布戶(hù)外廣告、電子公告的多媒體廣告系統。
  • 關(guān)鍵字: NiosII處理器  多媒體廣告  FPGA  

基于FPGA的實(shí)時(shí)視頻信號處理平臺的設計與實(shí)現

  • 提出一種基于FPGA 的實(shí)時(shí)視頻信號處理平臺的設計方法,該系統接收低幀率數字YCbCr 視頻信號,對接收的視頻信號進(jìn)行格式和彩色空間轉換、像素和,利用片外SDRAM 存儲器作為幀緩存且通過(guò)時(shí)序控制器進(jìn)行幀率提高,最后通過(guò)VGA 控制模塊對圖像信號進(jìn)行像素放大并在VGA 顯示器上實(shí)時(shí)顯示。整個(gè)設計使用Verilog HDL 語(yǔ)言實(shí)現,
  • 關(guān)鍵字: 實(shí)時(shí)視頻信號處理  CCD圖像傳感器  FPGA  YCbCr  

FPGA設計者需要練好5項基本功

  • 在我看來(lái),成為一名說(shuō)得過(guò)去的FPGA設計者,需要練好5項基本功:仿真、綜合、時(shí)序分析、調試、驗證。
  • 關(guān)鍵字: 設計流程  仿真  FPGA  綜合  時(shí)序分析  

面向FPGA應用的電源設計

  • 近幾年,FPGA 產(chǎn)業(yè)迅速擴張,有越來(lái)越多的工程師從事著(zhù)與 FPGA 相關(guān)的設計和研發(fā)工作。作為任何一款產(chǎn)品都不可或缺的電源,也面臨來(lái)自FPGA應用的要求和挑戰。一方面是需求的增多,另一方面的技術(shù)指標要求的不斷提升,如何幫助工程師輕松完成FPGA產(chǎn)品的電源設計,讓他們得以將更多的精力投入到核心部分的設計中,從而縮短設計周期,成了每個(gè)電源廠(chǎng)商要面對的問(wèn)題。為此,筆者采訪(fǎng)了來(lái)自?xún)?yōu)質(zhì)電源產(chǎn)品供應商凌力爾特公司的DC/DC μModule 產(chǎn)品市場(chǎng)經(jīng)理Afshin Odabaee,來(lái)聽(tīng)一聽(tīng)他對面向FPGA應用的電
  • 關(guān)鍵字: 靜態(tài)電流  散熱  FPGA  

基于EDA技術(shù)的FPGA設計

  • 對傳統電子系統設計方法與現代電子系統設計方法進(jìn)行了比較,引出了基于EDA技術(shù)的現場(chǎng)可編程門(mén)陣列(FPGA)電路,提出現場(chǎng)可編程門(mén)陣列(FPGA)是近年來(lái)迅速發(fā)展的大規??删幊虒?zhuān)用集成電路(ASIC),在數字系統設計和控制電路中越來(lái)越受到重視。介紹了這種電路的基本結構、性能特點(diǎn)、應用領(lǐng)域及使用中的注意事項。對基于EDA技術(shù)的FPGA進(jìn)行了展望。指出EDA技術(shù)將是未來(lái)電子產(chǎn)品設計技術(shù)發(fā)展的主要方向。
  • 關(guān)鍵字: 自動(dòng)化設計  EDA  FPGA  

基于FPGA的多通道頻率檢測

  • 多通道頻率檢測是當前數字接收機的一種常用的頻率測量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復雜的電磁環(huán)境中具有處理多個(gè)同時(shí)到達信號的能力。文中給出了基于FPGA來(lái)實(shí)現多信道頻率測量的具體方案。該方案能夠充分發(fā)揮FP-GA硬件資源豐富的特點(diǎn),并且易于實(shí)現并行處理,可大幅度提高系統的處理速度。
  • 關(guān)鍵字: 多信道頻率檢測  頻率截獲  FPGA  

采用EDA或FPGA實(shí)現IP保護

  • 提出一種結合電子設計自動(dòng)化(Electronic Design Automation,簡(jiǎn)稱(chēng)EDA)軟件和FPGA的IP核保護機制。通過(guò)在EDA工具中加入保護機制防止設計者非授權使用IP核,在FPGA中加入保護機制防止設計被非法復制、竊取或篡改。
  • 關(guān)鍵字: IP保護  EDA  FPGA  
共6878條 87/459 |‹ « 85 86 87 88 89 90 91 92 93 94 » ›|

flash fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條flash fpga!
歡迎您創(chuàng )建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>