<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> flash fpga

利用MATLAB增強MAX+PLUS II的仿真功能

  • 紹了一種利用工具軟件MATLAB強大的數學(xué)功能來(lái)增強ALTERA公司的可編程邏輯器件設計軟件MAX+PLUSII的仿真功能、提高設計品質(zhì)的方法,有較強的針對性。
  • 關(guān)鍵字: matlab  仿真  FPGA  

數字懸浮控制系統中的降噪方法及FPGA實(shí)現

  • 為抑制電磁噪聲對懸浮控制系統的影響,介紹了一種通過(guò)避開(kāi)噪聲持續時(shí)間進(jìn)行A/D采樣的方法,詳細討論了該方法的原理與實(shí)現。實(shí)踐表明,它能有效地防止噪聲引入控制系統,提高系統的性能
  • 關(guān)鍵字: 懸浮控制  降噪  A/D采樣  FPGA  

基于FPGA的線(xiàn)陣CCD驅動(dòng)時(shí)序及模擬信號處理的設計

  • 基于FPGA設計的驅動(dòng)電路是可再編程的,與傳統的方法相比,其優(yōu)點(diǎn)是集成度高、速度快、可靠性好。若要改變驅動(dòng)電路的時(shí)序,增減某些功能,僅需要對器件重新編程即可,在不改變任何硬件的情況下,即可實(shí)現驅動(dòng)電路的更新?lián)Q代。通過(guò)對TCDl50lD輸出圖像信號特征的簡(jiǎn)要分析,分別闡述了內、外2種除噪方法,并給出了相應的時(shí)序,再利用Quartus II 7.2軟件平臺對TCDl501D CCD驅動(dòng)時(shí)序及AD9826的采樣時(shí)序進(jìn)行了設計及結果仿真,使CCD的驅動(dòng)變得簡(jiǎn)單且易于處理,這是傳統邏輯電路無(wú)法比擬的,對其他CCD時(shí)
  • 關(guān)鍵字: CCD驅動(dòng)時(shí)序  模擬信號處理  FPGA  

用FPGA在數字電視系統中進(jìn)行級聯(lián)編碼

基于高速FPGA的PCB設計技術(shù)

  • 本文只談及了一些基本的概念。這里所涉及的任何一個(gè)主題都可以用整本書(shū)的篇幅來(lái)討論。關(guān)鍵是要在為PCB版圖設計投入大量時(shí)間和精力之前搞清楚目標是什么。一旦完成了版圖設計,重新設計就會(huì )耗費大量的時(shí)間和金錢(qián),即便是對走線(xiàn)的寬度作略微的調整。不能依賴(lài)PCB版圖工程師做出能夠滿(mǎn)足實(shí)際需求的設計來(lái)。原理圖設計師要一直提供指導,作出精明的選擇,并為解決方案的成功負起責任。
  • 關(guān)鍵字: PCB  電容  SERDES  FPGA  

用FPGA實(shí)現FIR濾波器

  • 你接到要求用FPGA實(shí)現FIR濾波器的任務(wù)時(shí),也許會(huì )想起在學(xué)校里所學(xué)的FIR基礎知識,但是下一步該做什么呢?哪些參數是重要的?做這個(gè)設計的最佳方法是什么?還有這個(gè)設計應該怎樣在FPGA中實(shí)現?現在有大量的低成本IP核和工具來(lái)幫助你進(jìn)行設計,因為FIR是用FPGA實(shí)現的最普通的功能。
  • 關(guān)鍵字: FIR濾波器  DSP  LUT  FPGA  

克服FPGA I/O引腳分配挑戰

  • 賽靈思公司開(kāi)發(fā)了一種規則驅動(dòng)的方法。首先根據PCB和FPGA設計要求定義一套初始引腳布局,這樣利用與最終版本非常接近的引腳布局設計小組就可以盡可能早地開(kāi)始各自的設計流程。 如果在設計流程的后期由于PCB布線(xiàn)或內部FPGA性能問(wèn)題而需要進(jìn)行調整,在采用這一方法晨這些問(wèn)題通常也已經(jīng)局部化了,只需要在PCB或FPGA設計中進(jìn)行很小的設計修改。
  • 關(guān)鍵字: PCB  IO引腳分配  FPGA  

多種EDA工具的FPGA協(xié)同設計

  • 在FPGA開(kāi)發(fā)的各個(gè)階段,市場(chǎng)為我們提供了很多優(yōu)秀的EDA工具。面對眼花繚亂的EDA工具,如何充分利用各種工具的特點(diǎn),并規劃好各種工具的協(xié)同使用,對FPGA開(kāi)發(fā)極其重要。本文將通過(guò)開(kāi)發(fā)實(shí)例“帶順序選擇和奇偶檢驗的串并數據轉換接口”來(lái)介紹基于多種EDA工具——QuartusII、FPGA CompilerII、Modelsim——的FPGA協(xié)同設計。
  • 關(guān)鍵字: FPGA;EDA;協(xié)同設計  

用最新工具解決FPGA設計中的時(shí)序問(wèn)題

  •   時(shí)序問(wèn)題的惱人之處在于沒(méi)有哪種方法能夠解決所有類(lèi)型的問(wèn)題。由于客戶(hù)對于和現場(chǎng)應用工程師共享源代碼通常非常敏感,因此我們通常都是通過(guò)將工具的潛力發(fā)揮到極致來(lái)幫助客戶(hù)解決其時(shí)序問(wèn)題。當然好消息就是通過(guò)這種方法以及優(yōu)化RTL代碼,可以解決大多數時(shí)序問(wèn)題。
  • 關(guān)鍵字: 時(shí)序問(wèn)題  FPGA  

Verilog串口通訊設計

  • FPGA(Field Pmgrammable Gate Array)現場(chǎng)可編程門(mén)陣列在數字電路的設計中已經(jīng)被廣泛使用。這種設計方式可以將以前需要多塊集成芯片的電路設計到一塊大模塊可編程邏輯器件中,大大減少了電路板的尺寸,增強了系統的可靠性和設計的靈活性。本文詳細介紹了已在實(shí)際項目中應用的基于FPGA的串口通訊設計。本設計分為硬件電路設計和軟件設計兩部分,最后用仿真驗證了程序設計的正確性。
  • 關(guān)鍵字: Verilog  串口通訊  FPGA  

基于FPGA的視覺(jué)、聽(tīng)覺(jué)誘發(fā)電位系統的設計

  • 誘發(fā)電位是神經(jīng)系統接受各種外界刺激后所產(chǎn)生的特異性電反應。它在中樞神經(jīng)系統及周?chē)窠?jīng)系統的相應部位被檢出,與刺激有鎖時(shí)關(guān)系的電位變化,具有能定量及定位的特點(diǎn),往往較常規腦電圖檢查有更穩定的效果,從而在診斷及研究神經(jīng)系統各部位神經(jīng)電生理變化方面,有重要作用。
  • 關(guān)鍵字: 腦電電位  VGA  FPGA  誘發(fā)電位  

基于FPGA的SoC/IP驗證平臺的設計與應用

  • SoC是大規模集成電路的發(fā)展趨勢。SoC設計必須依靠完整的系統級驗證來(lái)保證其正確性?;贔PGA的驗證平臺能夠縮短SoC驗證時(shí)間,并提高驗證工作的可靠性,還具有可重用性。本文利用Altera公司的FPGA設計了一個(gè)基于片上總線(xiàn)的SoC原型驗證平臺,并將VxWorks嵌入式操作系統應用于此平臺,通過(guò)軟硬件協(xié)同驗證的方法,驗證了平臺的可靠性。該平臺在CF卡及通用智能卡SoC芯片驗證中得以應用。
  • 關(guān)鍵字: SoC驗證平臺  系統級驗證  FPGA  

以FPGA可編程邏輯器件為設計平臺的全彩led顯示屏設計方案

  •  介紹了一種以FPGA 可編程邏輯器件為設計平臺的、采用大屏幕全彩led 顯示屏進(jìn)行全彩灰度圖像顯示的掃描控制器實(shí)現方案。經(jīng)過(guò)對“19 場(chǎng)掃描”理論灰度實(shí)現原理的分析,針對采用該方法實(shí)現的全彩LED
  • 關(guān)鍵字: LED  顯示屏設計  FPGA  

采用FPGA部分動(dòng)態(tài)可重構方法的信號解調系統設計

  • 針對調制樣式在不同環(huán)境下的變化,采用了FPGA部分動(dòng)態(tài)可重構的新方法,通過(guò)對不同調制樣式信號的解調模塊的動(dòng)態(tài)加載,來(lái)實(shí)現了不同環(huán)境下針對不同調制樣式的解調這種方式比傳統的設計方式具有更高的靈活性、可擴展性,并減低了成本和功耗該設計方案同時(shí)也介紹了FPGA部分動(dòng)態(tài)可重構的概念和特點(diǎn),可以對其它通信信號處理系統設計提供一定的參考。
  • 關(guān)鍵字: 可重構技術(shù)  解調模塊  FPGA  

高性能DC/DC轉換器應對FPGA應用中的供電要求

  • 最近FPGA供應商推出的新型可編程器件進(jìn)一步縮小了FPGA和ASIC之間的性能差別。盡管這類(lèi)器件的可配置性對設計工程師很有吸引力,但使用這 些器件所涉及的復雜設計規則和接口協(xié)議,要求設計工程師經(jīng)過(guò)全面的培訓,并需要進(jìn)行參考設計評估、設計仿真和驗證工作。另一方面,FPGA應用中非常復雜 的模擬設計,例如用于內核、I/O、存儲器、時(shí)鐘和其它電壓軌的DC/DC穩壓器,也要求新的解決方案。本文討論的高性能DC/DC轉換器有助于系統設計 工程師克服這些挑戰。
  • 關(guān)鍵字: 電壓軌  DC/DC  FPGA  
共6878條 73/459 |‹ « 71 72 73 74 75 76 77 78 79 80 » ›|

flash fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條flash fpga!
歡迎您創(chuàng )建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>