<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> flash fpga

基于FPGA的多軟核圖像處理系統設計

  • 介紹以圖像處理為應用背景、基于FPGA芯片建立的多軟核系統設計。系統中包含兩個(gè)Nios II軟核處理器和兩個(gè)用于進(jìn)行圖像顏色空間轉換的CSC MegaCore IP核。兩個(gè)Nios II軟核處理器共享程序存儲器、數據存儲器及啟動(dòng)存儲器。在硬件設計方面,CSC MegaCore IP作為外圍組件通過(guò)一個(gè)自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統中。在軟件設計方面,運行在每個(gè)Nios II軟核處理器上的程序通過(guò)硬件Mutex核協(xié)調對共享數據存儲器的訪(fǎng)問(wèn)。
  • 關(guān)鍵字: 圖像處理  多軟核系統  FPGA  

基于FPGA的DDS IP核設計及仿真

  • 以Altera公司的QuartusⅡ7.2作為開(kāi)發(fā)工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結合32位嵌入式CPU軟核NiosII,構成可編程片上系統(SOPC),利用極少的硬件資源實(shí)現了可重構信號源。該系統基本功能都在FPGA芯片內完成,利用SOPC技術(shù),在一片FPGA芯片上實(shí)現了整個(gè)信號源的硬件開(kāi)發(fā)平臺,達到既簡(jiǎn)化電路設計、又提高系統穩定性和可靠性的目的。
  • 關(guān)鍵字: 直接數字頻率合成  IP核  FPGA  

基于FPGA的遺傳算法組合邏輯電路設計

  • 基于遺傳算法的組合邏輯電路的自動(dòng)設計,依據給出的真值表,利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性,采用軟件實(shí)現的方法在速度上往往受到本質(zhì)是串行計算的計算機制約,因此采用硬件化設計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性,設計了遺傳算法的各個(gè)模塊,實(shí)現了基于FPGA的遺傳算法。
  • 關(guān)鍵字: 遺傳算法  自然進(jìn)化  FPGA  

FPGA設計安全性綜述

  • 現場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,FPGA)在通信、圖形、控制、計算等領(lǐng)域的廣泛應用,已經(jīng)成為當今電子系統中的重要組成部分.隨著(zhù)越來(lái)越多的系統采用FPGA實(shí)現核心設計,使得FPGA中的設計和知識產(chǎn)權變得更加重要,建立FPGA代碼運行安全體系已成為大型產(chǎn)品設計中重要的考慮因素.本文闡述了FPGA的多種安全解決方案,并探討分析了FPGA的設計安全性.
  • 關(guān)鍵字: 代碼運行安全  安全解決方案  FPGA  

基于FPGA的半導體激光器自動(dòng)功率控制系統設計

  • 半導體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段,本文設計了一個(gè)基于FPGA的數字激光自動(dòng)功率控制系統,該控制系統主要由光電檢測、A/D轉換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成。該自動(dòng)功率控制系統使用硬件資源少,根據不同的設計要求,通過(guò)增加PWM模塊和簡(jiǎn)單的模擬器件或者改變控制寄存器的設置,就可以實(shí)現多級激光功率和多個(gè)激光器的控制,可以大大縮短設計周期。
  • 關(guān)鍵字: 數字激光器  自動(dòng)功率控制  FPGA  

反射式全景視頻實(shí)時(shí)平面顯示技術(shù)的FPGA實(shí)現

  • 介紹了反射式全景圖像展開(kāi)原理,分析了圖像產(chǎn)生鋸齒失真和階梯化現象的原因,提出了解決問(wèn)題的算法,并設計了FPGA實(shí)現的系統硬件結構。
  • 關(guān)鍵字: 全景圖像  鋸齒失真  FPGA  

基于FPGA的數字顯示系統設計

  • 本文以Virtex-II系列PlatformFPGA為例,說(shuō)明采用FPGA方案進(jìn)行數字顯示系統設計所具有的靈活、快速和低成本等特性。
  • 關(guān)鍵字: 數字顯示系統  SoC  FPGA  

一種基于偏振原理和FPGA的調光系統設計

  • 設計了一種光強自動(dòng)調節系統。通過(guò)光電傳感電路實(shí)現光電信號的轉換,使用FPGA對數據進(jìn)行實(shí)時(shí)處理,并以實(shí)驗環(huán)境光照強度測試結果為參照對所測光強進(jìn)行線(xiàn)性變換修正,進(jìn)而查表獲得舵機偏轉角度的控制量,通過(guò)改變偏振片偏振化方向夾角來(lái)調節入射光強。自動(dòng)調光系統測量精度較高,實(shí)時(shí)調節性較好,魯棒性較強。
  • 關(guān)鍵字: 光強調節  光電傳感  FPGA  

基于FPGA實(shí)現視頻圖像的一種運動(dòng)估計設計

  • 利用功能強大的FPGA實(shí)現視頻圖像的一種運動(dòng)估計設計,采用的搜索方法是三步搜索法。在進(jìn)行方案設計時(shí),本文采用了技術(shù)比較成熟的VHDL語(yǔ)言進(jìn)行設計,并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結果可知,無(wú)論是在功能的實(shí)現上還是在搜索的準確性、高效性以及FPGA片上資源的利用率上,本設計方案都具有明顯的優(yōu)越性。
  • 關(guān)鍵字: 運動(dòng)估計  視頻編碼器  FPGA  

同步數字復接的設計及其FPGA技術(shù)實(shí)現

  • 在簡(jiǎn)要介紹同步數字復接基本原理的基礎上,采用VHDL語(yǔ)言對同步數字復接各組成模塊進(jìn)行了設計,并在ISE集成環(huán)境下進(jìn)行了設計描述、綜合、布局布線(xiàn)及時(shí)序仿真,取得了正確的設計結果,同時(shí)利用中小容量的FPGA實(shí)現了同步數字復接功能。
  • 關(guān)鍵字: 同步數字復接  VHDL  FPGA  

基于FPGA的流水線(xiàn)結構DDS多功能信號發(fā)生器的設計與實(shí)現

  • 在應用FPGA進(jìn)行DDS系統設計過(guò)程中,選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的,從發(fā)展趨勢和運算要求看,系統速度指標的意義比面積指標更趨重要?;诖?,介紹了一種流水線(xiàn)結構來(lái)優(yōu)化傳統的相位累加器,在QuartusⅡ開(kāi)發(fā)環(huán)境下搭建系統模型、仿真及下載,并采用嵌入式邏輯分析儀分析和驗證了實(shí)驗結果。該系統可以完成多位頻率控制字的累加,能夠產(chǎn)生正弦波、方波和三角波,具有良好的實(shí)時(shí)性。
  • 關(guān)鍵字: 流水線(xiàn)相位累加器  DDS  FPGA  

基于FPGA的數字復接系統的設計與實(shí)現

  • 提出了基于FPGA技術(shù)實(shí)現數字復接系統的設計方案,并介紹了基群與二次群之間的復接與分接的系統總體設計。硬件電路調試證明,該方案是行之有效的。
  • 關(guān)鍵字: 數字復接系統  基群  FPGA  

一種基于FPGA的嵌入式塊SRAM的設計

  • 文章中提出了一種應用于FPGA的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線(xiàn)接口、可配置邏輯、可配置譯碼、高速讀寫(xiě)電路。在編程狀態(tài)下,可對所有存儲單元進(jìn)行清零,且編程后為兩端口獨立的雙端存儲器。
  • 關(guān)鍵字: 塊存儲器  雙端口  FPGA  

基于光纖通信和PCIExpress總線(xiàn)的高速圖像傳輸系統

  • 提出了一種基于光纖通信和PCI Express總線(xiàn)的高速圖像傳輸系統。分析了系統設計方案,并詳細闡述了FPGA內部邏輯設計,包括光纖接口的數據收發(fā)以及PCI Express總線(xiàn)的DMA傳輸;簡(jiǎn)要介紹了Windows WDM驅動(dòng)程序及MFC應用程序的開(kāi)發(fā);給出了系統測試結果。該系統傳輸速率可達1.5Gb/s,且具有低成本、易擴展等優(yōu)點(diǎn),能夠滿(mǎn)足大多數高幀高清視頻圖像實(shí)時(shí)傳輸的要求。
  • 關(guān)鍵字: PCIExpress  高速圖像傳輸  FPGA  

留有vector的FPGA有被黑的可能

  • Skorobogatov的研究表明,目前比較流行的現場(chǎng)可編程門(mén)陣列(FPGA)故意預留一個(gè)可以重新編譯的Vector(容器)。Skorobogatov表示,如果使用這樣的芯片,那么武器系統以及核工廠(chǎng)等軍事機構可能被利用這個(gè)后門(mén)的病毒來(lái)禁止運行。
  • 關(guān)鍵字: vector  黑客攻擊  FPGA  
共6878條 77/459 |‹ « 75 76 77 78 79 80 81 82 83 84 » ›|

flash fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條flash fpga!
歡迎您創(chuàng )建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>