<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> flash fpga

基于FPGA的數字波束形成技術(shù)的工程實(shí)現

  • 數字波束形成技術(shù)充分利用陣列天線(xiàn)所獲取的空間信息,通過(guò)信號處理技術(shù)使波束獲得超分辨率和低副瓣的性能,實(shí)現了波束的掃描、目標的跟蹤以及空間干擾信號的零陷,因而數字波束形成技術(shù)在雷達信號處理
  • 關(guān)鍵字: 數字波束形成技術(shù)  信號處理器  FPGA  

一種基于FPGA“乒乓球比賽游戲機”的設計

  • 可編程邏輯器件FPGA以其開(kāi)發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢,廣泛應用于通信、航空、醫療等領(lǐng)域,近年來(lái)在消費電子領(lǐng)域中的應用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂(lè )如游戲機開(kāi)發(fā)與應用中的巨大
  • 關(guān)鍵字: LED  控制器  FPGA  

賽靈思針對工業(yè)影像應用降低高性能視頻處理成本與功耗

  • 可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))在德國紐倫堡召開(kāi)的 2010 年全球嵌入式展覽會(huì )(Embedded World 2010)上推出賽靈思 Spartan?-6 FPGA 工業(yè)影像目標設計平臺,為低成本、低功耗的工業(yè)影像系統加速高性能視頻處理應用開(kāi)發(fā)。工業(yè)設備 OEM 廠(chǎng)商現在就可快速構建并評估具有高清影像分辨率、專(zhuān)用影像傳感器接口,以及智能視頻和高級影像處理算法的可再編程影像解決方案。
  • 關(guān)鍵字: 賽靈思  OEM  FPGA  

基于FPGA和USB 2.0的高速CCD聲光信號采集系統

  • 系統采用現場(chǎng)FPGA作為硬件設計核心,使用Veritog語(yǔ)言。進(jìn)行硬件描述,使系統更靈活,可在線(xiàn)編程,便于擴展和升級。這里的CCD驅動(dòng)時(shí)序采用狀態(tài)機與分頻相結合的新方法,實(shí)際測試驅動(dòng)波形穩定且沒(méi)有毛刺,CCD輸出信號質(zhì)量高。USB應用于Slave FIFO高速傳輸模式,滿(mǎn)足了高速CCD聲光信號采集的要求,具有實(shí)時(shí)性、高速、穩定、可靠等特點(diǎn)。
  • 關(guān)鍵字: USB2.0  CCD  FPGA  聲光信號采集  

理解FPGA中的壓穩態(tài)

  • FPGA 設計人員可以通過(guò)增大tMET ,采用增加同步寄存器時(shí)序余量等設計方法來(lái)提高系統可靠性,增大亞穩態(tài)MTBF。Altera 確定了其 FPGA 的MTBF 參數,改進(jìn)器件技術(shù),從而增大了亞穩態(tài)MTBF。使用Altera FPGA 的設計人員可以利用Quartus II 軟件功能來(lái)報告設計的亞穩態(tài)MTBF,優(yōu)化設計布局以增大MTBF。
  • 關(guān)鍵字: 壓穩態(tài)  MTBF  FPGA  

ACTEL FPGA在便攜式系統中的應用分析

  • 在上世紀最后的十年里,重復可編程邏輯器件大放異彩,在通信行也得到了廣泛的應用,這一時(shí)期FPGA 競爭基本上集中在容量,性能, IO 標準方面。而在便攜應用方面因為FPGA 的高昂的價(jià)格,驚人的功耗基本上很少應用。
  • 關(guān)鍵字: Actel  便攜式系統  FPGA  

用FPGA實(shí)現TETRA數字集群通信系統語(yǔ)音信道編碼中的交織器

  • 交織技術(shù)能很好地糾正信息傳輸過(guò)程中出現的突發(fā)性錯誤。在數字信息傳輸系統中得到了廣泛應用。本文將在討論信息產(chǎn)業(yè)部重點(diǎn)支持發(fā)展的TETRA數字集群通信系統語(yǔ)音信道編碼結構和流程的基礎上,重點(diǎn)研究交織技術(shù)在其語(yǔ)音信道編碼中的應用及用FPGA實(shí)現該交織器的方法。
  • 關(guān)鍵字: TETRA  數字集群  FPGA  通信系統  語(yǔ)音信道編碼  交織器  

FPGA重復配置和測試的實(shí)現

  • 從制造的角度來(lái)講,FPGA測試是指對FPGA器件內部的邏輯塊、可編程互聯(lián)線(xiàn)、輸入輸出塊等資源的檢測。完整的FPGA測試包括兩步,一是配置FPGA、然后是測試FPGA,配置FPGA是指將FPGA通過(guò)將配置數據下載編程使其內部的待測資源連接成一定的結構,在盡可能少的配置次數下保證FPGA內部資源的測試覆蓋率,配置數據稱(chēng)為T(mén)C,配置FPGA的這部分時(shí)間在整個(gè)測試流程占很大比例;測試FPGA則是指對待測FPGA施加設計好的測試激勵并回收激勵,測試激勵稱(chēng)為T(mén)S。
  • 關(guān)鍵字: 重復配置  測試  FPGA  

H.264中二進(jìn)制化編碼器的FPGA實(shí)現

  • 在對H.264標準中二進(jìn)制化部分研究和分析的基礎上,提出其FPGA電路結構,采用并行結構及流水線(xiàn)方式設計電路。該結構經(jīng)Spartan3 FPGA實(shí)現,其吞吐量為每周期1 bit,最大時(shí)鐘頻率為100 MHz,能夠滿(mǎn)足H.264中第3級及其以上檔次實(shí)時(shí)視頻編碼的要求。
  • 關(guān)鍵字: H.264  二進(jìn)制化  編碼器  FPGA  

目標設計平臺使基于FPGA的系統開(kāi)發(fā)易如反掌

  • ISE設計套件11的全功能版本將作為Virtex-6 FPGA套件的一部分推出,器件支持僅限于Vitex-6 LX240T-FF1156。Spartan-6 FPGA 套件包括ISE設計套件11 WebPACK軟件。ISE設計套件作為獨立產(chǎn)品另外提供,可提供全面的器件支持,邏輯版本的起價(jià)為2995美元??蛻?hù)可從賽靈思網(wǎng)站免費下載 ISE設計套件11的全功能30天評估版本。
  • 關(guān)鍵字: 目標設計平臺  Virtex-6  FPGA  系統開(kāi)發(fā)  

快閃FPGA實(shí)現創(chuàng )新FPGA設計

  • 在FPGA領(lǐng)域,隨著(zhù)全球市場(chǎng)“消費化”趨勢的日益明顯,人們對于低功率、小占位面積FPGA的需求不斷增加。此外,環(huán)保節能理念日漸深入人心,也使得更多的企業(yè)開(kāi)始使用低功率組件,從而降低系統的能耗。產(chǎn)品上市時(shí)間的縮短、效率和可靠性的提高、開(kāi)發(fā)成本的降低以及對設計靈活性的高要求,使得FPGA有了愈來(lái)愈廣闊的發(fā)展空間,也變得愈加重要。
  • 關(guān)鍵字: 快閃  Actel  FPGA  

FPGA設計工具視點(diǎn)

  • 作為一個(gè)負責FPGA企業(yè)市場(chǎng)營(yíng)銷(xiāo)團隊工作的人,我不得不說(shuō),由于在工藝技術(shù)方面的顯著(zhù)成就以及硅芯片設計領(lǐng)域的獨創(chuàng )性,FPGA正不斷實(shí)現其支持片上系統設計的承諾。隨著(zhù)每一代新產(chǎn)品的推出,FPGA在系統中具有越來(lái)來(lái)越多的功能,可作為協(xié)處理器、DSP 引擎以及通信平臺等,在某些應用領(lǐng)域甚至還可用作完整的片上系統。
  • 關(guān)鍵字: 設計工具  DSP  FPGA  ASSP  

依托FPGA開(kāi)發(fā)高性能網(wǎng)絡(luò )安全處理平臺

  • 通過(guò)FPGA來(lái)構建一個(gè)低成本、高性能、開(kāi)放架構的數據平面引擎可以為網(wǎng)絡(luò )安全設備提供性能提高的動(dòng)力。隨著(zhù)互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展,性能成為制約網(wǎng)絡(luò )處理的一大瓶頸問(wèn)題。FPGA作為一種高速可編程器件,為網(wǎng)絡(luò )安全流量處理提供了一條低成本、高性能的解決之道。
  • 關(guān)鍵字: 高性能  網(wǎng)絡(luò )安全  FPGA  處理平臺  

目標設計平臺使基于FPGA的系統開(kāi)發(fā)易如反

  • 賽靈思公司在正式發(fā)布新一代旗艦產(chǎn)品高性能Virtex-6和低成本Spartan-6 FPGA時(shí),首次提出了“目標設計平臺”的新概念。賽靈思目標設計平臺包含五個(gè)關(guān)鍵部分:Virtex-6和Spartan-6 FPGA器件、支持和集成業(yè)界成熟設計方法的設計環(huán)境、采用業(yè)界標準FPGA多層連接器的可擴展板和套件、提供接口的IP內核和強大的參考設計。
  • 關(guān)鍵字: 目標設計平臺  系統開(kāi)發(fā)  FPGA  Virtex-6  Spartan-6  

全面剖析SOPC

  • SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來(lái)愈大, 性能愈來(lái)愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀(guān)念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現一個(gè)高復難度的系統, 而且還能快速改變系統的特性. 類(lèi)似的觀(guān)念也鑒于Xilinx的Platform FPGA.
  • 關(guān)鍵字: SOPC  CPLD  FPGA  
共6878條 72/459 |‹ « 70 71 72 73 74 75 76 77 78 79 » ›|

flash fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條flash fpga!
歡迎您創(chuàng )建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>