<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 目標設計平臺使基于FPGA的系統開(kāi)發(fā)易如反掌

目標設計平臺使基于FPGA的系統開(kāi)發(fā)易如反掌

作者: 時(shí)間:2017-06-06 來(lái)源:網(wǎng)絡(luò ) 收藏
今年2月6日,賽靈思公司在正式發(fā)布新一代旗艦產(chǎn)品高性能和低成本Spartan-6 時(shí),首次提出了“”的新概念。賽靈思包含五個(gè)關(guān)鍵部分:和Spartan-6 器件、支持和集成業(yè)界成熟設計方法的設計環(huán)境、采用業(yè)界標準多層連接器的可擴展板和套件、提供接口的IP內核和強大的參考設計。

6月還沒(méi)過(guò)完,賽靈思就正式宣布推出業(yè)內首個(gè)可加速下一代和Spartan-6基礎,通過(guò)新型Virtex-6與Spartan-6評估套件的供貨,不斷地深化實(shí)現其目標設計平臺戰略。這兩款基礎級目標設計平臺在完全集成的評估套件中融合了ISE設計套件11.2版本、擴展的IP系列、以及面向Virtex-6或Spartan-6 FPGA的預驗證參考設計,可幫助設計團隊大幅縮短開(kāi)發(fā)時(shí)間,從而集中工程設計資源以提高產(chǎn)品差異化。

本文引用地址:http://dyxdggzs.com/article/201706/349361.htm 圖1:Virtex-6 FPGA ML605 評估套件

賽靈思資深應用工程師Bob Feng表示:“ISE 11.2版本與11.1版本的唯一不同是它正式提供了對Virtex-6和Spartan-6 FPGA的支持。此外,需要特別強調指出的是,這兩款基礎目標設計平臺中包含的FPGA評估板首次采用了焊死的FPGA器件,而此前我們提供的FPGA評估板上的FPGA是可插拔的。這一細微的差別意味著(zhù),客戶(hù)可以直接用我們的目標設計平臺來(lái)開(kāi)發(fā)它的特定應用產(chǎn)品,而不必再重做一塊PCB。”

Virtex-6和Spartan-6基礎目標設計平臺采用了“開(kāi)箱即用”設計,每個(gè)箱中都含有FPGA所需的所有軟硬件套件。首個(gè)Virtex-6基礎目標設計平臺包括:Virtex-6 LX240T評估板、ISE設計套件11.2版本、參考設計、入門(mén)演示、線(xiàn)路板設計文件、文檔、線(xiàn)纜和電源,現已可立即訂購,定價(jià)為1995美元。首個(gè)Spartan-6基礎目標設計平臺包括:Spartan-6 LX16評估板、ISE設計套件11.2版本W(wǎng)ebPACK軟件、參考設計、入門(mén)演示、線(xiàn)路板設計文件、文檔、線(xiàn)纜和電源,現已可立即訂購,定價(jià)為295美元。

圖2:Virtex-5評估板。

Virtex-6與Spartan-6 FPGA基礎目標設計平臺的一個(gè)最大優(yōu)勢是提供了一個(gè)完全集成的軟硬件評估開(kāi)發(fā)基礎平臺,不管是FPGA新手還是經(jīng)驗豐富的FPGA老用戶(hù),都能在幾分鐘內完成啟動(dòng)和配置,并快速進(jìn)入定制設計階段。這兩款基礎目標設計平臺支持多種不同市場(chǎng)和應用:Virtex-6 FPGA ML605 評估套件是一個(gè)采用Virtex-6 LX240T FPGA開(kāi)發(fā)高級系統設計方案的功能齊全、高度可擴展的環(huán)境,主要面向有線(xiàn)通信、無(wú)線(xiàn)基礎設施、廣播及其它高性能應用。它支持的系統級功能包括高速串行收發(fā)器、PCIe Gen2端點(diǎn)、DDR3存儲器控制、千兆以太網(wǎng)以及DVI等。如欲了解有關(guān)ML605評估套件的更多信息,可訪(fǎng)問(wèn):http://www.xilinx.com/cn/ml605 。

Spartan-6 FPGA SP601評估套件是一個(gè)采用Spartan-6 LX16 FPGA開(kāi)發(fā)消費類(lèi)、信息娛樂(lè )、視頻及其它低成本、低功耗應用的低成本入門(mén)級環(huán)境。它支持的系統設計功能包括DDR2存儲器控制、閃存、以太網(wǎng)、通用I/O以及UART等。

圖3:從左到右依次為張宇清、Mustafa、Bob Feng。

盡管賽靈思的競爭對手并不認為目標設計平臺是一個(gè)全新概念,因為他們在為客戶(hù)提供產(chǎn)品時(shí),也會(huì )提供評估板、IP和開(kāi)發(fā)工具,但賽靈思副總裁Mustafa Veziroglu說(shuō):“我認為目標設計平臺的最大優(yōu)勢是它的設計方法學(xué),它使得客戶(hù)無(wú)須再去做簡(jiǎn)單的、瑣碎的基礎性開(kāi)發(fā)工作,也無(wú)須為設計數據在不同開(kāi)發(fā)工具之間的倒騰煩惱,而可以把最重要的時(shí)間和精力放在項目的核心競爭優(yōu)勢上。”

新型Virtex-6 FPGA與Spartan-6 FPGA評估套件是賽靈思在2009年內將推出的一系列套件中的首批產(chǎn)品。該套件開(kāi)箱即用,為設計人員提供了設計所需的各種要素,不管是FPGA新手還是經(jīng)驗豐富的FPGA老用戶(hù),都能實(shí)現最佳性能、最低功耗、最高帶寬和最豐富特性的完美組合。此外,該基礎目標設計平臺套件具有內置可擴展性和插入式擴展性,為快速部署賽靈思面向連接、嵌入式和數字信號處理(DSP)等應用的領(lǐng)域專(zhuān)用平臺套件,奠定了堅實(shí)的基礎。

圖4:三步開(kāi)發(fā)流程。


賽靈思基礎平臺

“賽靈思基礎平臺是一個(gè)完整的FPGA 開(kāi)發(fā)環(huán)境,反映了傳統硬件設計人員的工作方式。該平臺使設計人員能立即獲得新型Spartan-6或Virtex-6 FPGA系列、工具、IP及開(kāi)發(fā)板,而且實(shí)現智能集成,大大提高他們的工作效率。”賽靈思全球營(yíng)銷(xiāo)與業(yè)務(wù)發(fā)展高級副總裁 Vin Ratford 先生介紹說(shuō),“設計人員可利用通用IP和參考設計縮短設計時(shí)間,提高工作效率,這種優(yōu)勢顯然大大優(yōu)于傳統按需購買(mǎi)的設計方法。通過(guò)縮短開(kāi)發(fā)應用基礎設施所需的時(shí)間,設計人員得以把更多的時(shí)間用于下一代系統的創(chuàng )新,為他們的設計帶來(lái)更多的價(jià)值。”

賽靈思基礎目標設計平臺或基礎平臺旨在滿(mǎn)足邏輯和連接設計人員的需求,其評估套件涵蓋了幾乎所有系統設計所需的基本構建模塊,可滿(mǎn)足多種不同市場(chǎng)和應用需求?;A平臺中集成了預驗證的關(guān)鍵系統功能,通過(guò)充分協(xié)同使用這些功能,設計人員可將傳統設計方法所需的開(kāi)發(fā)時(shí)間縮短一半。參考設計可引導設計人員采用最佳實(shí)踐方法,把定制元素集成到基礎設計中,并實(shí)現諸如DDR2與DDR3存儲器接口、高速串行I/O以及片上時(shí)鐘資源等各種高級特性。而開(kāi)發(fā)板示意圖及布局文件則有助于進(jìn)一步優(yōu)化他們的設計工作。

新的ISE設計套件11.2不僅同時(shí)支持Virtex-6與Spartan-6 FPGA系列套件,而且還能與Cadence設計系統公司、Mentor Graphics公司和Synopsys公司等推出的最新軟件協(xié)同使用。ISE設計套件11.2 使邏輯、DSP、嵌入式軟/硬件設計人員和系統集成商能充分發(fā)揮Virtex-6和Spartan-6 FPGA的新特性與新功能,使優(yōu)化的設計環(huán)境與賽靈思基礎目標設計平臺,以及未來(lái)領(lǐng)域專(zhuān)用平臺實(shí)現完美匹配。

內置可擴展性與最高靈活性

“賽靈思基礎平臺包括芯片、工具、IP 以及開(kāi)發(fā)板,為快速創(chuàng )建高性能PCI Express應用提供了一個(gè)完整的平臺。”Northwest Logic 公司總裁 Brian Daellenbach 先生指出,“Northwest Logic正在該平臺上集成其簡(jiǎn)便易用的高性能PCI Express DMA引擎。這種DMA引擎將配合演示應用和驅動(dòng)程序,形成一個(gè)完整的基于新型Spartan-6與Virtex-6 FPGA基礎平臺的互連目標參考設計。賽靈思客戶(hù)使用這種目標參考設計可顯著(zhù)縮短時(shí)間、簡(jiǎn)化集成工作,從而加速產(chǎn)品上市進(jìn)程。”

Virtex-6與Spartan-6 FPGA評估套件在設計時(shí)就考慮到了可擴展性和靈活性最大化的問(wèn)題,因此采用了統一的開(kāi)發(fā)板戰略和開(kāi)放式平臺實(shí)施方案。上述基礎平臺套件的推出是業(yè)界的一個(gè)里程碑,標志著(zhù)賽靈思在所有開(kāi)發(fā)板開(kāi)發(fā)中都采用了業(yè)界標準的FPGA子卡(FMC)。這種基于標準的方案能最大限度地提高專(zhuān)用IP、組件以及基礎板的設計效率,FMC連接器可連接至賽靈思及其第三方組件與開(kāi)發(fā)板供應商網(wǎng)絡(luò )聯(lián)合推出的子卡擴展上,這些供應商包括安富利電子、Curtiss-Wright控制嵌入式計算公司、凌力爾特公司以及 Northwest Logic公司 等。

此外,評估套件還為所有賽靈思目標設計平臺提供了可擴展的交付機制,其中包括了今年晚些時(shí)候將推出的領(lǐng)域專(zhuān)用平臺套件,能夠利用Virtex-6與Spartan-6 FPGA滿(mǎn)足連接、嵌入式 以及 DSP 應用開(kāi)發(fā)的需求。

設計師可通過(guò)于2009年10月到2010年2月在全球各地舉辦的 X-fest系列技術(shù)研討會(huì )了解如何使用基于Virtex-6與Spartan-6 FPGA賽靈思目標設計平臺。

價(jià)格與供貨情況

基于Virtex-6和Spartan-6 FPGA的賽靈思基礎目標設計平臺可以利用ISE設計套件11以及Virtex-6與Spartan-6 FPGA評估套件進(jìn)行SoC應用開(kāi)發(fā)。Spartan-6 FPGA SP601評估套件目前可通過(guò)賽靈思網(wǎng)站或分銷(xiāo)商進(jìn)行訂購,定價(jià)為295美元。Virtex-6 FPGA ML605 評估套件將于7月底開(kāi)始接受訂購,定價(jià)為1995美元。

ISE設計套件11的全功能版本將作為Virtex-6 FPGA套件的一部分推出,器件支持僅限于Vitex-6 LX240T-FF1156。Spartan-6 FPGA 套件包括ISE設計套件11 WebPACK軟件。ISE設計套件作為獨立產(chǎn)品另外提供,可提供全面的器件支持,邏輯版本的起價(jià)為2995美元??蛻?hù)可從賽靈思網(wǎng)站免費下載 ISE設計套件11的全功能30天評估版本。



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>