FPGA設計工具視點(diǎn)
加入技術(shù)交流群
因此，在摩爾定律的作用下，FPGA產(chǎn)品的門(mén)數量不斷增加，性能與專(zhuān)門(mén)功能逐漸加強，使得FPGA在電子系統領(lǐng)域能夠取代此前只有ASIC和ASSP才能發(fā)揮的作用。不過(guò)，說(shuō)到底，FPGA必須要有適當的設計工具輔助，讓設計人員充分發(fā)揮其作用，否則再好的產(chǎn)品也毫無(wú)意義。
毫無(wú)疑問(wèn)，隨著(zhù)FPGA硅芯片的更新?lián)Q代、推陳出新，FPGA工具在改進(jìn)綜合運行時(shí)間、編譯時(shí)間以及布局布線(xiàn)算法方面取得重大進(jìn)步的同時(shí)，實(shí)現了更低的功耗和更高的性能。不過(guò)，上述進(jìn)步基本沒(méi)有體現在嵌入式軟件方面，而且DSP設計人員或系統架構工程師并不熟悉FPGA設計工作。盡管FPGA的性能和定制要優(yōu)于MPU和ASSP，但許多設計團隊由于不熟悉 FPGA設計，仍然選擇MPU或ASSP。這種情況真的不該埋怨設計團隊，畢竟MPU或ASSP的設計工作要簡(jiǎn)便快捷一些，而且學(xué)習新的設計技術(shù)需要時(shí)間，導致設計團隊的設計周期延長(cháng)。若想幫助FPGA用戶(hù)獲得成功，就必須實(shí)現設計工作的自動(dòng)化，但又不能強行定義用戶(hù)的設計流程。
從另一個(gè)角度來(lái)看，要想進(jìn)一步推廣FPGA，就需要在現有VHDL和Verilog設計人員的基礎上進(jìn)一步滿(mǎn)足嵌入式軟件以及DSP等其他設計領(lǐng)域的需求和設計方法要求。這些設計人員有自己的具體要求，需要不同的設計方法和語(yǔ)言。應構建一個(gè)適當的平臺，使 FPGA廠(chǎng)商及其第三方生態(tài)合作伙伴能夠在此基礎上滿(mǎn)足具體應用及市場(chǎng)的需求。
例如，隨著(zhù)最新Virtex-6與Spartan-6 FPGA系列產(chǎn)品的推出，賽靈思開(kāi)始向客戶(hù)推薦“目標設計平臺”的理念。
目標設計平臺在充分考慮到客戶(hù)設計進(jìn)程和成功需求的基礎上集成了五大關(guān)鍵組件：FPGA器件、IP核、采用業(yè)界驗證方法的設計環(huán)境、強大的參考設計和可擴展的開(kāi)發(fā)板和套件。作為上述方案的一部分，我們還優(yōu)化了工具，旨在為邏輯、嵌入式、DSP以及系統級設計等特定設計領(lǐng)域提供所需的各種工具和IP，確保提高設計團隊的工作效率。邏輯設計人員自然要確保獲得含有所有傳統FPGA工具的完整RTL設計流程，以滿(mǎn)足高級平面布置、在線(xiàn)驗證以及漸增實(shí)施的需求。不過(guò)，FPGA廠(chǎng)商需要從其他各領(lǐng)域設計人員的切實(shí)需求出發(fā)，以便使嵌入式與DSP設計人員以及系統架構師能將設計工作的各方面聯(lián)系在一起，高效地使用可編程邏輯。
FPGA 廠(chǎng)商多年來(lái)一直支持嵌入式和數字處理技術(shù)的發(fā)展，并目睹了市場(chǎng)的巨大變革。尤其是過(guò)去兩年半以來(lái)，我們看到了平均有20%的嵌入式設計客戶(hù)正在使用一個(gè)以上的處理器。過(guò)去，客戶(hù)面臨的挑戰主要是如何自己獨立完成設計工作，而現在，必須為客戶(hù)提供可簡(jiǎn)化系統生成的更加自動(dòng)化的設計流程，充分發(fā)揮多處理器的作用。
嵌入式設計人員需要一種新的設計方法，讓他們能夠快速配置硬件平臺，并創(chuàng )建包括適當的庫、自動(dòng)生成的設備驅動(dòng)程序及完整開(kāi)發(fā)板支持套件的定制軟件設計方案。這種高效環(huán)境能加速開(kāi)發(fā)進(jìn)程，節約開(kāi)發(fā)時(shí)間，從而避免容易出錯的手動(dòng)操作。此外，設計人員還要能夠創(chuàng )建自己的定制處理平臺，將外部功能集成到FPGA中，從而降低系統成本。這可幫助他們在系統特性與尺寸間，以及軟／硬件特性間實(shí)現最佳平衡，從而實(shí)現最高性?xún)r(jià)比。
下面就來(lái)談?wù)凞SP設計流程。為了幫助在FPGA中實(shí)施復雜算法的算法開(kāi)發(fā)人員，我們要為設計人員提供高度自動(dòng)化的流程，而且即便設計人員不熟悉硬件描述語(yǔ)言，也不影響設計工作。設計人員應當在整體系統開(kāi)發(fā)流程早期階段就能使用DSP設計環(huán)境來(lái)開(kāi)發(fā)高級算法的硬件解決方案，或組裝全套DSP 系統，便于生產(chǎn)。
DSP設計流程通常包括以下步驟：
● 用The MathWorks推出的業(yè)界標準工具配合賽靈思的System Generator與AccelDSP 綜合工具開(kāi)發(fā)并驗證硬件模型。
● 生成HDL位和周期仿真精確的電路圖，也就是說(shuō)，其行為確保符合原始模型中的功能。
● 設計綜合并生成比特流，用于 FPGA的編程?，F在FPGA設計人員無(wú)須將DSP工程師或系統架構師的設計方案轉變?yōu)镠DL，從而避免了既耗時(shí)且容易出錯的步驟。
在本模型中，設計人員可使用過(guò)濾器，過(guò)濾器的系數需要適應于即將通過(guò)系統的數據，因此我們可通過(guò)共享存儲器向過(guò)濾器添加處理器組件。設計人員還能在系統生成器中調用軟件開(kāi)發(fā)套件，編寫(xiě)一些C代碼，以便根據數據更新系數，并編輯整個(gè)模塊，將其下載到開(kāi)發(fā)板上進(jìn)行實(shí)時(shí)調試，仍用 SimuLink或MATLAB測試基準實(shí)現硬件協(xié)同仿真。最后，如需要修改某些C 代碼，設計人員可即時(shí)進(jìn)行修改，且無(wú)須對設計方案進(jìn)行再編譯。
系統架構工程師的角色就是完成整個(gè)設計工作，根據設計方案的復雜程度，他們可能需要在嵌入式、DSP和 RTL等領(lǐng)域跨領(lǐng)域工作。這時(shí)，FPGA廠(chǎng)商就需要提供系統級和RTL級工具。
系統設計的理念需要集成不同領(lǐng)域的技術(shù)知識，在FPGA中更好地利用資源。隨著(zhù)應用對DSP功能的依賴(lài)程度越來(lái)越高，我們可讓處理器充分利用加速器的作用，從而大幅提高性能。事實(shí)上，FPGA專(zhuān)用系統設計的一大優(yōu)勢就在于它能執行系統分區，控制軟硬件實(shí)施的平衡。對許多用戶(hù)來(lái)說(shuō)，已經(jīng)沒(méi)必要對低級HDL語(yǔ)言進(jìn)行算法優(yōu)化。
FPGA為設計、實(shí)施和修改片上系統級硬件提供了高度的靈活性，在目前全球產(chǎn)業(yè)面臨巨大壓力的情況下，這種靈活性對設計人員尤為重要，而且正不斷服務(wù)于更多的產(chǎn)業(yè)、公司和工程師。甚至在產(chǎn)品的設計階段，電子系統的設計人員就面臨著(zhù)不斷加劇的商業(yè)挑戰和日益苛刻的產(chǎn)品要求，所以必須利用 FPGA來(lái)解決難題，否則就難以工作。FPGA廠(chǎng)商要與合作伙伴一道致力于提供新的設計方法，幫助客戶(hù)跟上快速發(fā)展的業(yè)務(wù)和產(chǎn)品要求的步伐，不斷實(shí)現進(jìn)步。不僅要滿(mǎn)足FPGA硅芯片的發(fā)展要求，還要滿(mǎn)足相關(guān)工具發(fā)展的要求，從而提供更加以市場(chǎng)為導向的、用戶(hù)更加友好的設計體驗。
評論