EEPW首頁(yè) >>
主題列表 >>
cpld/fpga
cpld/fpga 文章 進(jìn)入cpld/fpga技術(shù)社區
基于CPLD的QWERTY鍵盤(pán)設計
- 文本信息用戶(hù)可能樂(lè )意以體積換取 QWERTY 鍵盤(pán),因為文本輸入大為簡(jiǎn)便了,而且兩個(gè)大拇指都可以用來(lái)輸入文本信息或數據。最近,有些手機生產(chǎn)商已經(jīng)推出了面向文本用戶(hù)的帶 QWERTY 鍵盤(pán)的手機。
- 關(guān)鍵字: QWERTY鍵盤(pán) GPIO CPLD
基于FPGA的雙振蕩電路定時(shí)器設計
- 考慮沖擊環(huán)境下定時(shí)器會(huì )遇到的問(wèn)題,并分析了單一的晶體振蕩器和諧振振蕩器都不能很好地滿(mǎn)足抗沖擊性和高精度兩方面要求,因此提出了一種基于FPGA設計的雙振蕩定時(shí)器。此定時(shí)器能有效地解決爆破作業(yè)中延時(shí)雷管起爆精度和抗沖擊性能之間的矛盾。更主要的是CPLD的時(shí)序比集成芯片更加容易控制。在FPGA實(shí)現,該設計的定時(shí)精度達到納秒級,很好地滿(mǎn)足系統性能要求。本方法具有結構簡(jiǎn)單、成本低、可靠性高、精度高等優(yōu)點(diǎn)。
- 關(guān)鍵字: 定時(shí)器 納秒級 FPGA
獨立式多分辨率VGA/DVI壓縮存儲系統
- 一種獨立式多分辨率VGA/DVI壓縮存儲系統,該系統支持VGA/DVI輸入,同時(shí)支持SVGA、XGA、SXGA、UXGA、1080p等任意分辨率圖像的連續壓縮和存儲。在100 MHz時(shí)鐘頻率下,系統可以對圖像SXGA和UXGA實(shí)時(shí)壓縮為(25幀/s)和(17幀/s)。實(shí)驗表明,在不同碼率下,系統的單幀圖像壓縮性能與JPEG2000標準近似,PSNR值優(yōu)于JPEG標準。
- 關(guān)鍵字: VGA/DVI壓縮存儲系統 圖像壓縮 FPGA
基于歐氏算法的RS硬件解碼方案的FPGA實(shí)現
- 在通信系統中應用廣泛。由于RS碼的譯碼復雜度高,數字運算量大,常見(jiàn)的硬件及軟件譯碼方案大多不能滿(mǎn)足高速率的傳輸需求,一般適用于10Mbps以下。本文提出的歐氏算法和頻譜結構分析相結合的RS硬件解碼方案,適用于FPGA單片實(shí)現,速率高、延遲小、通用性強、使用靈活。筆者在FPGA芯片上實(shí)現了GF(2 8)上符號速率為50Mbps的流式解碼方案,最大延時(shí)為640ns,參數可以根據需要靈活設置。
- 關(guān)鍵字: RS編譯碼 差錯控制編碼技術(shù) FPGA
一種改進(jìn)型surendra背景更新算法的FPGA實(shí)現
- 針對現有的動(dòng)態(tài)背景提取運動(dòng)目標物體算法復雜且難以在硬件上實(shí)現的問(wèn)題,研究了改進(jìn)型surendra背景更新算法原理的特點(diǎn),提出了改進(jìn)型surendra背景更新算法的硬件結構,并對硬件結構進(jìn)行綜合、仿真后,在FPGA芯片上實(shí)現。
- 關(guān)鍵字: 運動(dòng)目標提取 surendra背景更新算法 FPGA
基于FPGA+DSP的智能車(chē)全景視覺(jué)系統
- 為實(shí)現智能車(chē)全景視覺(jué)系統的應用研究平臺,設計了一種基于FPGA+雙DSP的實(shí)時(shí)6通道數字圖像采集與處理系統。該系統由兩片FPGA與兩個(gè)DSP組成。第一個(gè)FPGA進(jìn)行多通道視覺(jué)圖像采集的同步控制、邏輯處理,第二片FPGA輔助DSP進(jìn)行海量圖像數據的高速并行處理。
- 關(guān)鍵字: 全景視覺(jué)系統 FPGA+DSP 數字圖像采集與處理系統
基于FPGA的嵌入式圖像監控系統設計
- 本文主要完成了嵌入式圖像監控系統的設計,該系統克服了模擬圖像監控技術(shù)具有的弊端,在普通家庭、臨時(shí)性作業(yè)場(chǎng)所中具有很強的應用前景。這些領(lǐng)域一般對視頻傳輸指標的要求不一定很高,但要求便于攜帶,同時(shí)功耗較小(例如臨時(shí)性場(chǎng)合等),具有體積小、功耗低、成本低、速度快、穩定性好等特點(diǎn),可以有效地克服傳統的基于計算機的監控系統的缺點(diǎn)。系統可做為一個(gè)智能部件“嵌入”到各種應用系統中,如將其配上網(wǎng)絡(luò )接口接上計算機系統,即可構成一個(gè)監控網(wǎng)絡(luò )系統,是一種相對獨立的OEM部件。
- 關(guān)鍵字: 圖像監控系統 NiosII FPGA
利用P89C669的23b的線(xiàn)性地址并采用CPLD外部擴展
- 如果能充分利用P89C669的豐富的線(xiàn)性地址資源,將能大大增強系統能力。在一個(gè)嵌入式系統開(kāi)發(fā)中,筆者采用ALTERA公司的CPLD芯片EPM7032利用這款單片機的線(xiàn)性地址擴展了豐富的外部設備資源。
- 關(guān)鍵字: 線(xiàn)性地址 存儲器擴展 CPLD
基于DSP及CPLD的掘進(jìn)機控制系統設計
- 提出了一種基于DSP及CPLD的掘進(jìn)機控制系統設計方案,介紹了系統總體設計、CPLD數據采集模塊及CPLD邏輯控制模塊的設計。該系統采用CPLD實(shí)現數據采集,在A(yíng)D采樣環(huán)節節省DSP等待時(shí)間12μs,25路模擬信號每個(gè)采樣周期節省300μs;采用CPLD代替標準邏輯器件實(shí)現各種邏輯功能,簡(jiǎn)化了硬件電路的設計,提高了控制系統集成度。實(shí)際應用表明,該系統能夠滿(mǎn)足掘進(jìn)機正常生產(chǎn)的要求,具有較強的實(shí)時(shí)性和較高的可靠性。
- 關(guān)鍵字: 掘進(jìn)機控制系統 AD采樣 CPLD
cpld/fpga介紹
您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
