<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/fpga

基于FPGA的主從式高速數據采集與傳輸系統

  • 針對數據采集系統有信號形式多樣、實(shí)時(shí)傳輸和靈活配置的要求,介紹了一種基于FPGA的數據采集和傳輸系統,以及系統數字電路的程序設計。該系統以現場(chǎng)可編程邏輯陣列(FPGA)作為數據采集、預處理、組幀和傳輸的控制核心,通過(guò)低速串口接收控制命令,以高速USB接口向控制臺發(fā)送采集數據幀,設計了數字FIR濾波器濾除采集電路的信號干擾。
  • 關(guān)鍵字: 數字FIR濾波器  數據采集系統  FPGA  

基于FPGA的34位串行編碼設計

  • 為實(shí)現某專(zhuān)用接口裝置的接口功能檢測,文中詳細地介紹了一種34位串行碼的編碼方式,并基于FPGA芯片設計了該類(lèi)型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設計思路。電路采用SOPC模塊作為中心控制器,設計簡(jiǎn)潔、可靠。試驗表明:該設計系統運行正常、穩定。
  • 關(guān)鍵字: 串行編碼  SOPC  FPGA  

利用FPGA和多通道光模塊組合長(cháng)距離傳送高速數據

  • 目前基于銅電纜的高速串口能夠以數千兆位速率進(jìn)行數據傳送,并可通過(guò)使用多個(gè)并行通道達成超過(guò)100Gbps的數據傳輸率,不過(guò)傳送的距離卻受到限制,一個(gè)可以改善傳輸距離的作法是使用光互連來(lái)取代銅電纜,Alt
  • 關(guān)鍵字: DSP  LGA  FPGA  DDM  

基于CPLD的PLC背板總線(xiàn)協(xié)議接口芯片的設計方案

  • 設計了一組基于CPLD的PLC背板總線(xiàn)協(xié)議接口芯片,協(xié)議芯片可以區分PLC的背板總線(xiàn)的周期性數據和非周期性數據。詳細介紹了通過(guò)Verilog HDL語(yǔ)言設計狀態(tài)機、協(xié)議幀控制器、FIFO控制器的過(guò)程,
  • 關(guān)鍵字: PLC  FIFO  CPLD  總線(xiàn)協(xié)議  

基于FPGA的指紋識別系統的設計與實(shí)現

  • 為了提高指紋識別系統的實(shí)時(shí)性和處理速度,設計和實(shí)現了一種基于FPGA的嵌入式指紋識別系統。該系統采用處理器結合自定義硬件邏輯的方法,以下載到FPGA的MICOBLAZE嵌入式軟核為系統控制模塊,運用FPGA路基單元實(shí)現指紋圖像的處理。
  • 關(guān)鍵字: 指紋識別  MICOBLAZE  FPGA  

CPLD/FPGA在數字通信系統的應用

  • 1 引言近年來(lái),由于微電子學(xué)和計算機技術(shù)的迅速發(fā)展,給EDA技術(shù)行業(yè)帶來(lái)了巨大的變化。 HDL(hardware description language)硬件描述語(yǔ)言是一種描述電路行為的
  • 關(guān)鍵字: Verilog  CPLD  FPGA  HDL  漢明碼  

基于CPLD的線(xiàn)陣CCD圖像采集系統

  • 介紹了一種基于CPLD的圖像采集系統,詳細論述了線(xiàn)陣CCD的驅動(dòng)方法、圖像信號的處理與傳輸,并給出了測試結果。此系統很好地完成了高速運動(dòng)狀態(tài)下的圖像采集工作。
  • 關(guān)鍵字: CCD  圖像采集  CPLD  

基于CPLD的GPIB控制器

  • GPIB控制器芯片是組建自動(dòng)測試系統的核心,在測試領(lǐng)域應用廣泛。本文擬討論用ALTERA公司的低成本 CPLD 來(lái)實(shí)現 GPIB 控制器的功能。GPIB 控制器芯片的硬件設計主 要分為狀態(tài)機的實(shí)現、數據通道和微處理接口的設計。本文重點(diǎn)介紹了各個(gè)模塊的實(shí)現原理。
  • 關(guān)鍵字: GPIB控制器  自動(dòng)測試系統  CPLD  

基于FPGA的Canny算法的硬件加速設計

  • 由于Canny算法自身的復雜性,使得其做邊緣檢測的處理時(shí)間較長(cháng)。針對這個(gè)問(wèn)題,提出和實(shí)現了一種Canny算法的硬件加速功能。加速功能的設計是以FPGA為硬件基礎,并采用了流水線(xiàn)技術(shù)來(lái)對系統的結構改進(jìn)和優(yōu)化。最后通過(guò)對有加速器和無(wú)加速器的系統分別做圖像處理,并對統計時(shí)間對比分析。結果表明經(jīng)過(guò)加速改進(jìn)的系統相對節約了處理時(shí)間,并能實(shí)時(shí)高效地處理復雜圖像的邊緣。
  • 關(guān)鍵字: 流水線(xiàn)技術(shù)  圖像處理  FPGA  

一種基于FPGA的幀同步提取方法的研究

  • 簡(jiǎn)要地介紹了M序列碼作為同步頭的幀同步提取的原理。在研究了相關(guān)處理的基礎上,提出了采用補碼配對相減匹配濾波法實(shí)現同步提取的新方法。該方法僅利用減法器和加法器,不僅使電路設計簡(jiǎn)單,而且使電路得到極大的優(yōu)化,大大節省了FPGA內部資源。
  • 關(guān)鍵字: M序列碼  幀同步提取  FPGA  

一種可靠的FPGA動(dòng)態(tài)配置方法及實(shí)現

  • 現場(chǎng)可編程邏輯門(mén)陣列(FPGA)在通信系統中的應用越來(lái)越廣泛。隨著(zhù)通信系統的復雜化和功能多樣化,很多系統需要在不同時(shí)刻實(shí)現不同的功能,多數場(chǎng)合需要FPGA能夠支持在線(xiàn)動(dòng)態(tài)配置;在某些安全領(lǐng)域,需要對FPGA程序進(jìn)行加密存儲、動(dòng)態(tài)升級。這里根據應用趨勢提出了一種基于CPU+CPLD的可靠的FPGA動(dòng)態(tài)加載方法。該方法具有靈活、安全、可靠的特點(diǎn),在通信電子領(lǐng)域具有一定的參考價(jià)值。
  • 關(guān)鍵字: 動(dòng)態(tài)配置  FPGA  CPLD  

針對FPGA優(yōu)化的高分辨率時(shí)間數字轉換陣列電路

  • 介紹一種針對FPGA優(yōu)化的時(shí)間數字轉換陣列電路。利用FPGA片上鎖相環(huán)對全局時(shí)鐘進(jìn)行倍頻與移相,通過(guò)時(shí)鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問(wèn)題,完成時(shí)間數字轉換的功能。
  • 關(guān)鍵字: 時(shí)間數字轉換  鎖相環(huán)  FPGA  

多項式擬合在log-add算法單元中的應用及其FPGA實(shí)現

  • 綜合考慮面積和速度等因素,采用一次多項式擬合實(shí)現了簡(jiǎn)單快速的log-add算法單元。實(shí)驗結果表明,在相同的精度要求下,其FPGA實(shí)現資源占用合理,硬件開(kāi)銷(xiāo)好于其他次數的多項式擬合實(shí)現方案。
  • 關(guān)鍵字: log-add算法單元  多項式擬合  FPGA  

Canny算法的改進(jìn)及FPGA實(shí)現

  • 通過(guò)對傳統Canny邊緣檢測算法的分析提出了相應的改進(jìn)方法。通過(guò)模板代替卷積、適當的近似變換、充分利用并行處理單元等使其能夠用FPGA實(shí)現。
  • 關(guān)鍵字: Canny邊緣檢測算法  卷積  FPGA  

基于FPGA的三相PWM發(fā)生器

  • 介紹了基于FPGA設計的三相PWM發(fā)生器。該發(fā)生器具有靈活和可編程等優(yōu)點(diǎn),可應用于交流電機驅動(dòng)用的三相電壓源逆變器。實(shí)驗結果驗證了本設計的有效性。
  • 關(guān)鍵字: PWM發(fā)生器  三相逆變器  FPGA  
共7025條 69/469 |‹ « 67 68 69 70 71 72 73 74 75 76 » ›|

cpld/fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>