<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/fpga

如何采用SystemVerilog來(lái)改善基于FPGA的ASIC原型

  • ASIC在解決高性能復雜設計概念方面提供了一種解決方案,但是ASIC也是高投資風(fēng)險的,如90nm ASIC/SoC設計大約需要2000萬(wàn)美元開(kāi)發(fā)成本.為了降低成本,現在可采用FPGA來(lái)實(shí)現ASIC.但是,但ASIC集成度較大時(shí),需要幾個(gè)FPGA來(lái)實(shí)現,這就需要考慮如何來(lái)連接ASIC設計中所有的邏輯區塊.采用SystemVerilog,可以簡(jiǎn)化這一問(wèn)題.
  • 關(guān)鍵字: SystemVerilog  ASIC  FPGA  

基于FPGA技術(shù)的IDE硬盤(pán)接口的設計

  • 本文介紹了一種基于FPGA技術(shù)的IDE硬盤(pán)接口的設計。該卡提供兩個(gè)符合ATA-6規范的接口,采用FPGA實(shí)現了兩套IDE接口功能,設計支持PIO和Ultra DMA傳輸模式,文章側重于介紹用FPGA實(shí)現IDE接口協(xié)議的具體方法。
  • 關(guān)鍵字: 硬盤(pán)  IDE接口  FPGA  

基于FPGA的視頻傳輸流發(fā)送系統設計

  • 在目前的廣播電視系統中ASI接口是使用非常廣泛的一種接口形式,該接口隨同SPI一起被歐洲電信標準化協(xié)會(huì )(ETSI)制訂,以使不同廠(chǎng)家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設計方案以FPGA為核心器件,制作出了SPI-ASI接口轉換器。這套方案成本較低,利用FPGA的可編程性,硬件的升級較容易。
  • 關(guān)鍵字: 視頻傳輸流  編碼模塊  FPGA  FIFO模塊  

針對微控制器應用的FPGA實(shí)現

  • 當你打開(kāi)任何智能電子設備(從老式的電視遙控器到全球定位系統),會(huì )發(fā)現幾乎所有的設備都至少采用了一個(gè)微控制器(MCU),很多設備里還會(huì )有多個(gè)微控制器。MCU往往被用于專(zhuān)用的終端產(chǎn)品或設備中,它能夠很好地完成特殊任務(wù)。另一方面,PC的大腦,即微處理器被設計用于實(shí)現許多通用的功能。微控制器可用于降低成本,加固工業(yè)和自動(dòng)化應用,將其嵌入FPGA中時(shí),還可以通過(guò)重新編程迅速改變功能。這種靈活性使得單個(gè)設備可應用于接口標準不同的多個(gè)市場(chǎng)。
  • 關(guān)鍵字: 微控制器  SRAM  FPGA  

基于FPGA的高速數字隔離型串行ADC及其工程應用

  • 目前,逆變器在很多領(lǐng)域有著(zhù)越來(lái)越廣泛地應用。對逆變器的研究具有十分重要的意義和廣闊的工程應用前景。常見(jiàn)逆變技術(shù)的控制方法大致分為開(kāi)環(huán)控制的載波調制方法和閉環(huán)控制的跟蹤控制方法。跟蹤控制方法屬于閉環(huán)控制,閉環(huán)反饋中的檢測環(huán)節需要與高壓主電路相互隔離,避免高壓側電磁噪聲對控制電路的竄擾。高性能的跟蹤型逆變器對反饋量的實(shí)時(shí)性要求很高,因此要求反饋環(huán)節具有高速隔離傳輸模擬信號的能力。
  • 關(guān)鍵字: 數字隔離型  串行ADC  FPGA  工程應用  

MAX II 控制路徑應用

  • 無(wú)論是在通訊,消費電子,計算還是工業(yè)領(lǐng)域,MAX II CPLD都是進(jìn)行控制路徑應用最好的選擇,這些應用都受成本和功耗預算的約束。MAX II器件提供更低的架構、更低的功耗以及更高的密度,使之成為復雜控制應用的最理想的解決方案,包括那些以前不可能采用CPLD的應用。
  • 關(guān)鍵字: MAXII  控制路徑  CPLD  

獨特的功能——只有MAX II CPLD能夠提供

  • MAX? II CPLD 體系結構中兩個(gè)獨特的功能是其他 CPLD 所不具有的:內部振蕩器和 8 Kbits 非易失用戶(hù)閃存 ( 請參考圖 1) 。
  • 關(guān)鍵字: MAX?II  體系結構  CPLD  獨特功能  

基于FPGA的USB側音測距信號發(fā)生器設計

  • 隨著(zhù)我國航天技術(shù)的不斷進(jìn)步,深空測距技術(shù)受到越來(lái)越多的關(guān)注。在深空測距系統中,中頻信號發(fā)生器對系統性能有著(zhù)重要的意義。在USB(統一S頻段)系統中,原有的模擬電路實(shí)現的發(fā)射模塊存在性能不完善、輸入動(dòng)態(tài)范圍小、可控性能差、不能適應中心頻率大范圍變化、體積大等問(wèn)題,為了解決上述問(wèn)題,可在一個(gè)標準化通用數字調制信號發(fā)生器的平臺上,通過(guò)外圍的控制電路,實(shí)現對載波中心頻率、輸出功率、調相指數、測距音通/斷控制等參數的改變。
  • 關(guān)鍵字: PLD  USB  測距  D/A  FPGA  

FPGA系列相關(guān)圖書(shū)介紹

使用MAX II CPLD 作為模擬鍵盤(pán)編碼器

  • CPLD 最常見(jiàn)的應用是鍵盤(pán)編碼器。處理器、ASSP 或者ASIC 一般無(wú)法提供足夠的引腳來(lái)實(shí)現鍵盤(pán)功能。I/O 擴展是CPLD 很普通的功能,使處理器采用很少的I/O 便可以解碼規模較大的鍵盤(pán)。雖然MAX? 和MAX? II 等CPLD 可以提供足夠的低成本I/O,但是在鍵盤(pán)解碼時(shí)沒(méi)有必要為每一開(kāi)關(guān)提供一個(gè)I/O。采用較少的連線(xiàn)進(jìn)行鍵盤(pán)解碼的優(yōu)點(diǎn)在于減少了鍵盤(pán)到主電路板的走線(xiàn)數量,降低了鍵盤(pán)區開(kāi)關(guān)矩陣的復雜度。本應用筆記解釋怎樣利用MAX II 器件資源來(lái)解碼只有兩個(gè)I/O 和一個(gè)GND 引腳的大規模開(kāi)
  • 關(guān)鍵字: MAXII  模擬鍵盤(pán)  CPLD  編碼器  

低功耗MAX II CPLD

  • Altera 的 MAX? II CPLD 系列自從推出以來(lái),在低功耗應用上大展身手,特別是新的零功耗 MAX IIZ ,它的動(dòng)態(tài)功耗和待機功耗都是業(yè)界最低的。 Altera新的零功耗 MAX IIZ CPLD ,在 CPLD 業(yè)界實(shí)現了最低的靜態(tài)和動(dòng)態(tài)功耗。 Altera? CPLD 能夠幫助您提高性能,同時(shí)降低功耗。
  • 關(guān)鍵字: Altera  低功耗  MAXII  CPLD  

基于FPGA的視頻監控系統中多畫(huà)面處理器的設計

  • 近年來(lái),隨著(zhù)視頻監控系統在各個(gè)領(lǐng)域的廣泛應用,作為視頻監近系統組成之一的多畫(huà)面處理器的應用也愈來(lái)愈普遍。如使用一臺九畫(huà)面處理器,則可在一臺監視器上同時(shí)監控9個(gè)目標,只需使用一臺錄像機便可對9路視頻信號同時(shí)實(shí)時(shí)錄像。目前多畫(huà)面處理器有黑白/彩色四、九、十六畫(huà)面處理器等6種類(lèi)型。一般說(shuō)來(lái),多畫(huà)面處理器除了有畫(huà)面分割功能外,還須有視頻信號切換及報警功能。
  • 關(guān)鍵字: 處理器  FPGA  多畫(huà)面  單片機  視頻監控  設計  

可編程邏輯器件設計技巧

CPLD MAX II低成本架構

  • 基于極具突破性的新型CPLD架構,MAX? II器件重新定義了CPLD的價(jià)值定位。傳統意義上,CPLD由基于宏單元的邏輯陣列塊(LAB)和特定的全局布線(xiàn)矩陣組成。對于基于宏單元的構架,隨著(zhù)邏輯密度的增加,布線(xiàn)區域呈指數性增長(cháng),因此當密度大于512宏單元時(shí),該架構不具有高效的可升級性。
  • 關(guān)鍵字: 架構  CPLD  Max  

FPGA開(kāi)發(fā)板快速教程(二)

  • PLD是可編程邏輯器件(Programable Logic Device)的簡(jiǎn)稱(chēng),FPGA是現場(chǎng)可編程門(mén)陣列(Field Programable Gate Array)的簡(jiǎn)稱(chēng),兩者的功能基本相同,只是實(shí)現原理略有不同,所以我們有時(shí)可以忽略這兩者的區別,統稱(chēng)為可編程邏輯器件或PLD/FPGA。
  • 關(guān)鍵字: 基本教程  PLD  FPGA  可編程邏輯  
共7025條 63/469 |‹ « 61 62 63 64 65 66 67 68 69 70 » ›|

cpld/fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>