基于FPGA的視頻傳輸流發(fā)送系統設計
加入技術(shù)交流群
在目前的廣播電視系統中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標準化協(xié)會(huì )（ETSI）制訂，以使不同廠(chǎng)家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設計方案以FPGA為核心器件，制作出了SPI-ASI接口轉換器。這套方案成本較低，利用FPGA的可編程性，硬件的升級較容易。
2 系統結構和功能分析
2.1 DVB－ASI介紹
一般的Mpeg2編碼器的輸出和解碼器的輸入都是標準的并行11位信號，處理簡(jiǎn)單而且擴展性強，符合SPI（Synchronous Parallel Interface）信號接口。傳輸SPI信號，在傳輸鏈路上是LVDS技術(shù)和25根管腳連接的，因此具有連線(xiàn)多、復雜，傳輸距離短，容易出現錯誤等缺點(diǎn)，而且，SPI的熱插拔性能也較差。
ASI是個(gè)串行傳輸協(xié)議，TS流以串行的方式傳輸，為了保證接收端能正確恢復出TS流DATA數據，發(fā)送端需要插入同步字K28.5。ASI協(xié)議中沒(méi)有PSYNC、DVALID和CLOCK信息，因此，在接收端需要根據TS流的同步字節0x47，由外部邏輯合成這3個(gè)信號。
ASI傳輸流可以發(fā)送不同數據速率的Mpeg2數據，但傳輸速率恒定，為270Mbps。因此ASI可以發(fā)送和接收不同速率的Mpeg2數據。ASI傳輸系統使用分層結構描述，最高層、第2層使用MPEG-2標準ISO/IEC 13818-1，第0層和第1層是基于ISO/IEO CD 14165-1的FC纖維信道。FC支持多種物理傳輸媒介，本方案選用同軸電纜傳輸。
2.2 DVB－ASI信號發(fā)送系統結構
為了在編、解碼器和傳輸設備之間能正確傳遞數據，本方案以FPGA（Altera公司的EP1C6T144C8）為核心器件，在SPI和ASI信號之間進(jìn)行轉換。原理如圖1所示。其中，27MHz時(shí)鐘作為系統時(shí)鐘，為FIFO、8B10B編碼和并串轉換提供時(shí)鐘源信號。由于SPI接口采用LVDS電平傳輸數據，從DB25-F頭輸入的并行信號，首先需要進(jìn)行LVDS->TTL電平轉換，得到SPI接口定義的DATA、PSYNC、DVALID和CLOCK并行信號。丟棄PSYNC和DVALID信號，將DATA和CLOCK信號直接連接到FIFO的輸入端。外部邏輯控制著(zhù)FIFO的讀，從FIFO讀出的數據送給8B10B編碼模塊進(jìn)行編碼轉換，并以270Mbps的速率輸出串行數據。其中，270MHz時(shí)鐘由27MHz系統時(shí)鐘通過(guò)鎖相環(huán)產(chǎn)生。串行信號電氣特性為差分的PECL電平，經(jīng)過(guò)1:1的變壓器隔離后，由BNC頭輸出。
FIFO的寫(xiě)入時(shí)鐘即為T(mén)S流的字節時(shí)鐘CLOCK，而讀出時(shí)鐘為固定值27MHz。采用不同的FIFO讀邏輯，可以產(chǎn)生突發(fā)或連續兩種ASI輸出模式。本方案中，FIFO、FIFO的讀寫(xiě)控制邏輯、8B10B編碼以及并串轉換均由FPGA 實(shí)現，ASI輸出為突發(fā)模式。
在A(yíng)SI的編碼過(guò)程中，只需將MPEG2的八位數據和一位TS碼率傳輸時(shí)鐘輸入到FPGA。在本方案中，TS格式為188個(gè)字節，因此數據有效信號DVALID一直為高，FPGA忽略這個(gè)信號，只管接收TS碼流數據，而不用關(guān)心TS碼流的同步頭。PSYNC幀同步信號則作為FIFO讀入的控制信號。FPGA將接收到的數據以TS碼率時(shí)鐘寫(xiě)入FIFO，當FIFO半滿(mǎn)時(shí)，FPGA接收到FIFO的半滿(mǎn)信號，然后FIFO控制邏輯發(fā)出FIFO可讀信號，編碼模塊以以27Mbps讀取FIFO中的數據；當計數器計數到編碼模塊讀取了一定數量（188個(gè)讀FIFO信號周期）的FIFO數據，則發(fā)送FIFO不可讀信號，防止FIFO讀空。
在FIFO不可讀時(shí)，向ASI碼流中填充K28.5以維持270Mbps的固定傳輸速率。最后串行數據經(jīng)過(guò)驅動(dòng)就可用同軸電纜傳送出去。本方案中，K28.5的插入方法選擇在每個(gè)傳輸包前必須有至少兩個(gè)同步字（K28.5字符），這符合ASI的傳輸規定。
3 系統各結構的實(shí)現方法
3.1 信號輸入
在A(yíng)SI的編碼過(guò)程中，只需將Mpeg2傳輸流的八位數據和一位TS碼率傳輸時(shí)鐘輸入到FPGA。在本方案中，TS數據通過(guò)富士通的專(zhuān)用ASIC芯片MB86391產(chǎn)生。由于控制MB86391產(chǎn)生的TS格式為188個(gè)字節，因此數據有效信號DVALID一直為高，FPGA忽略這個(gè)信號，只管接收碼流數據，而不用關(guān)心TS碼流的同步頭。PSYNC幀同步信號也一樣忽略，只是需要從幀同步信號拉高開(kāi)始，FPGA將接收到的數據以TS碼率時(shí)鐘寫(xiě)入FIFO。
3.2 FIFO模塊
FPGA在搜索到188字節包長(cháng)的包頭0x47后開(kāi)始將數據寫(xiě)入FIFO，同時(shí)監測FIFO的半滿(mǎn)信號HF, 若半滿(mǎn)則將FIFO的讀使能信號抬高, 而此時(shí)從FIFO讀出數據給8B/10B編碼模塊完成編碼。讀數據時(shí)，由FPGA對FIFO的讀信號的時(shí)鐘脈沖計數，計到188個(gè)后，將FIFO的讀使能拉低，并判斷FIFO是否半滿(mǎn)。此時(shí)FPGA將不再發(fā)出讀FIFO信號, 而是在每個(gè)時(shí)鐘的上升沿插入一個(gè)K28.5同步字, 待發(fā)現FIFO半滿(mǎn)信號HF出現后, 再次將FIFO的讀使能抬高，并保持188個(gè)讀FIFO信號周期，如此反復。由于FPGA時(shí)鐘引腳接一個(gè)27MHz的外部時(shí)鐘, 而在每個(gè)時(shí)鐘的上升沿, 不是輸出正常數據就是同步字, 所以不管FIFO是否有數據提供給后端的8B/10B編碼器，FPGA最終都將送出固定的270Mbps的串行數據，構成DVB－ASI的標準數據格式。
3.3 8B/10B編碼模塊
8B/10B編碼模塊是ASI接口轉換的核心之一。DVB-ASI數據編碼層的傳輸規約包括串行編碼規則、專(zhuān)用字符和差錯控制。它采用DC平衡的8B/10B傳輸碼。這種碼把每一個(gè)8bit數據字節變換成符合直流平衡特性的10bit碼字。這種碼通過(guò)無(wú)效傳輸碼點(diǎn)和“運行”的不均衡性來(lái)提供差錯校驗。作為超出對數據字節進(jìn)行編碼需要的額外碼點(diǎn),規定了專(zhuān)用字符。
系統以字節同步的方式接收MPEG-2傳送包,接收的參考時(shí)鐘是采用固定的27MHz的時(shí)鐘頻率。接著(zhù),對字節進(jìn)行8B/10B編碼,對出現的每一個(gè)8bit字節產(chǎn)生一個(gè)10bit的字,使這些10bit字通過(guò)以固定輸出比特率270Mbps工作的并/串轉換。
將8B/10B編碼劃分為3個(gè)模塊實(shí)現,較好地反映了8B/10B編碼的特點(diǎn),實(shí)現流程清楚,容易編寫(xiě)代碼。具體實(shí)現步驟為: ① 判斷是特殊字符還是數據; ② 若是特殊字符（3B4B）,根據RD極性直接取值; ③ 若是數據,根據RD極性和前一個(gè)10bit模塊的編碼情況確定當前6 bit的取值; ④ 根據當前6 bit編碼值確定當前4 bit的編碼取值。⑤ 將當前6 bit編碼和當前4bit編碼組成當前10bit編碼輸出。
3.4 并串轉換模塊
在完成8B10B編碼以后，將信號送至并串轉換模塊轉換為串行數據流，通過(guò)270MHz時(shí)鐘將串行信號送出，ASI接口采用兩線(xiàn)差分方式進(jìn)行串行數據傳輸。
4 測試結果
首先對ASI發(fā)送系統進(jìn)行功能仿真，仿真平臺為ModelSim6.0，本設計中，ASI發(fā)送系統的輸入輸出的仿真波形如下圖所示：
仿真結果表明，輸入信號與編碼信號之間順序相差一個(gè)碼元周期，輸出抖動(dòng)被完全消除。
本文中的ASI接口測試由Honeywell公司的攝像頭、自行研制的MPEG2編碼板(視頻壓縮芯片為MB86391)、MPEG2解碼器、顯示器構成，如圖3所示。
ASI發(fā)送測試為：Honeywell公司的攝像頭和自行研制的MPEG2編碼板輸出符合MPEG2標準的TS流,通過(guò)標準SPI口送給本文的ASI轉換系統的SPI輸入，而經(jīng)SPI到ASI的轉換，通過(guò)BNC接頭的有線(xiàn)電纜送給解碼器的ASI口輸入，解碼后的視頻輸出送給顯示器,連續播放數十小時(shí)，圖像清晰且顯示正常無(wú)誤。
實(shí)驗結果證明，采用本文方法設計的ASI發(fā)送系統，符合標準ASI接口規范，能有效可靠的實(shí)現SPI－ASI的編碼功能和高速串行數據流的發(fā)送功能。
5 結語(yǔ)
本文作者創(chuàng )新點(diǎn): 在分析ASI發(fā)送系統機理的基礎之上，提出一種使用FPGA完成ASI發(fā)送系統的實(shí)現方案，并使用VHDL語(yǔ)言在A(yíng)ltara的FPGA上實(shí)現了硬件電路，仿真結果和實(shí)際測試完全正確。該方案層次分明、結構簡(jiǎn)潔、編碼速度快、輸出抖動(dòng)小，與現有的使用專(zhuān)用芯片CY7B923的方法相比，具有更大的靈活性，為高速ASI數傳的應用前端提供了條件。
評論