EEPW首頁(yè) >>
主題列表 >>
asic
asic 文章 進(jìn)入asic技術(shù)社區
以高性能匯聚平臺 迎接視頻監控新挑戰
- 隨著(zhù)人們對安全需求的日益重視和性能的不斷增強、價(jià)格的迅速降低，應用市場(chǎng)正快速膨脹。但是不管是定位于中小企業(yè)、中小網(wǎng)絡(luò )的DVR解決方案，還是定位在高端、企業(yè)級用戶(hù)的DVS，以及廣被業(yè)界看好的IP攝像機，都對方案提供商提出了更高的要求（更多挑戰）：更高的視頻信號分辨率和壓縮比；更靈活的媒體格式支持；更安全的內容保護；更低的功耗、成本和開(kāi)發(fā)復雜度。 在視頻監控應用領(lǐng)域主要包括媒體處理器、DSC、ASIC、以及FPGA等幾種方案。其中DSC雖然具有部分DSP的功能，但是從總體來(lái)講，DSC和媒體處理器一樣
- 關(guān)鍵字： 視頻監控 DVS DSC ASIC
針對未來(lái)的任務(wù)關(guān)鍵設計應采用那種耐輻射平臺？(06-100)
- 暴露在惡劣的太空環(huán)境下的系統必須能在各種極端的條件下正常工作，且不喪失任何功能。太空系統在其生命期內采集的信息若有任何微小偏差，都可能會(huì )對整個(gè)數據作出錯誤的詮釋。由于這些太空系統都是執行特別重要任務(wù)的系統，在設計時(shí)就必須考慮多個(gè)因素，除了功耗、系統重量、體積和發(fā)射時(shí)間等因素外，系統的可靠性是最主要關(guān)鍵。例如，執行太空任務(wù)的衛星必須能夠在整個(gè)生命期內 (通常是數十年) 耐受各種惡劣的環(huán)境條件。就可靠性而言，在太空運行的系統面臨最大的挑戰也許是持續的輻射轟擊。提高系統的耐輻射能力正迅速成為系統工程師的一項
- 關(guān)鍵字： Actel FPGA 耐輻射 RH-ASIC
在FPGA中集成高速串行收發(fā)器面臨的挑戰(04-100)
- Altera公司對PCI Express，串行Rapid I/O和SerialLite等串行標準和協(xié)議的認可，將促進(jìn)具有時(shí)鐘和數據恢復(CDR)功能的高速串行收發(fā)器的應用。這些曾在4或8位ASSP中使用的收發(fā)器現在可以集成在高端FPGA中。帶有嵌入式收發(fā)器的FPGA占據更小的電路板空間，具有更高的靈活性和無(wú)需接口處理的兩芯片方案等優(yōu)勢，因此，采用這種FPGA對電路板設計者是很具有吸引力的選擇。 在FPGA中集成收發(fā)器使得接口電路處理工作由電路板設計者轉向芯片設計者。本文闡述在一個(gè)FPGA中集成1
- 關(guān)鍵字： Altera FPGA ASSP ASIC
紅外動(dòng)目標識別跟蹤系統的DSP+FPGA實(shí)現
- 與通用集成電路相比，ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個(gè)方面的優(yōu)勢，而且在大批量應用時(shí)，可降低成本?，F場(chǎng)可編程門(mén)陣列(FPGA)是在專(zhuān)用ASIC的基礎上發(fā)展出來(lái)的，它克服了專(zhuān)用ASIC不夠靈活的缺點(diǎn)。與其他中小規模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強的靈活性，即其內部的具體邏輯功能可以根據需要配置，對電路的修改和維護很方便。DSP+FPGA結構最大的特點(diǎn)是結構靈活，有較強的通用性，適于模塊化設計，從而能夠提高算法效率;同時(shí)其開(kāi)發(fā)周期較短，系統易于維護和擴展，適合于實(shí)時(shí)數字信號處理。本
- 關(guān)鍵字： ASIC
PLD公司三極化形成
- 可編程邏輯器件（PLD）在與ASIC之激戰中已經(jīng)告捷：每年開(kāi)始PLD設計的項目數目遠遠高于A(yíng)SIC項目開(kāi)工數。同時(shí)，PLD廠(chǎng)家之間也發(fā)生微妙的變化，由崛起時(shí)的爭強好斗和互不相讓?zhuān)瑵u漸找到了各自的落腳點(diǎn)。目前看來(lái)，Xilinx的產(chǎn)品穩居65nm FPGA市場(chǎng)，Altera最大的量產(chǎn)在90nm FPGA，Actel憑低功耗0.13微米FPGA在對功耗要求苛刻的領(lǐng)域站穩了腳跟。昔日的兩個(gè)龐然大物——Xilinx和Altera之間拉開(kāi)了距離，同時(shí)小型FPGA廠(chǎng)商如Actel躍躍欲試，漸漸跳
- 關(guān)鍵字： PLD FPGA ASIC
提高ASIC驗證的速度與可視性
- 前言 高性能、高容量FPGA在A(yíng)SIC/SoC原型設計及系統兩方面的應用持續增長(cháng)。這些設計通常包括硬件及嵌入式軟件(也可能包括應用軟件)的復雜組合，這給系統驗證帶來(lái)了巨大負擔，原因是檢測、隔離、調試及校正故障要比最初設計所花費的時(shí)間、資金和工程資源多得多。 由于軟硬件之間交互作用相當復雜且無(wú)法預見(jiàn)，僅僅是找到深藏于系統中的故障就需要進(jìn)行長(cháng)時(shí)間的測試序列，而且隨后的調試過(guò)程還需要花費更多的時(shí)間及精力。另外，如果驗證測試使用視頻流等實(shí)際數據時(shí)，那么間發(fā)故障將很難(如果并非不可能)重現。
- 關(guān)鍵字： FPGA ASIC 模擬器
實(shí)現電源排序的簡(jiǎn)單電路
- asic、fpga和dsp可能需要多個(gè)電源電壓，而這些電源電壓的啟動(dòng)順序有種種限制。通常電壓值最高的i/o電壓常常必須首先啟動(dòng)，然后其他電壓按照從高到低的順序逐一啟動(dòng)，最后啟動(dòng)的是芯核電壓。這種情況可能還要求一個(gè)電源線(xiàn)的電壓不能比另一電源線(xiàn)的電壓大一個(gè)二極管壓降以上;否則過(guò)大的電流可從i/o電壓通過(guò)ic回流到較低的電壓，有可能損壞昂貴的ic。你控制這一順序的常用方法是，在排序的相鄰電壓線(xiàn)之間連接外部二極管，以便把一個(gè)較高的電壓嵌位到一個(gè)較低電壓的一個(gè)二極管壓降以?xún)?，從而防止ic中可能出現的閂鎖現象。二
- 關(guān)鍵字： asic fpga dsp 電源
Xilinx開(kāi)放源碼硬件創(chuàng )新大賽復賽名單公布
- 2008年1月8日，北京訊：自2007年6月正式開(kāi)始的覆蓋全國高校的“中國電子學(xué)會(huì )Xilinx開(kāi)放源碼硬件創(chuàng )新大賽”初賽經(jīng)過(guò)大賽組委會(huì )的認真篩選，來(lái)自34所高校的53支隊伍從170多支參賽隊伍中脫穎而出，入圍復賽階段。入圍隊伍中，大連理工，清華，電子科大， 西安電子科大等表現突出， 僅大連理工就有6支隊伍進(jìn)入復賽。 開(kāi)賽以來(lái)，包括清華、北大、中國電子科技大學(xué)、西安電子科技大學(xué)、中國科技大學(xué)等在內的近50所高校學(xué)生踴躍報名， 共有170多只隊伍的1000多位在校
- 關(guān)鍵字： Xilinx 開(kāi)放源碼硬件創(chuàng )新大賽 入圍 復賽 模擬技術(shù) 電源技術(shù) SoC ASIC
電壓調節技術(shù)用于SoC低功耗設計
- 引言 SoC即“System on chip”,通俗講為“芯片上的系統”,主要用于便攜式和民用的消費的電子產(chǎn)品。隨著(zhù)便攜式和民用電子產(chǎn)品的高速發(fā)展,廣大用戶(hù)對便攜設備新功能的要求永無(wú)止境。于是要求設計人員在設計小型便攜式消費類(lèi)電子產(chǎn)品時(shí),不僅要縮小產(chǎn)品尺寸、降低成本,更重要的是降低功耗,用戶(hù)都希望便攜式產(chǎn)品的電池充電后的工作時(shí)間越長(cháng)越好。于是,系統設計與SoC 設計人員面臨著(zhù)在增加功能的同時(shí)保證電池的使用時(shí)間的挑戰。要達到這一點(diǎn),就需要使用新的節能技術(shù),比如電壓調節(voltage scalin
- 關(guān)鍵字： SoC 芯片 電壓調節 SoC ASIC
高密度IC設計中面臨的ASIC與FPGA的抉擇
- 在過(guò)去10年間，全世界的設計人員都討論過(guò)使用ASIC或者FPGA來(lái)實(shí)現數字電子設計的好處。通常這些討論將完全定制IC的性能優(yōu)勢和低功耗與FPGA的靈活性和低NRE成本進(jìn)行比較。設計隊伍應當在A(yíng)SIC設計中先期進(jìn)行NRE投資，以最大限度地提高性能、降低尺寸以及降低大批量制造時(shí)的成本?或者設計隊伍應該為市場(chǎng)設計只有FPGA能夠提供的具有高度可配置功能、能夠快速完成任務(wù)的最終產(chǎn)品? 事實(shí)上，由于高密度IC設計面臨的日益嚴重的挑戰，上面的觀(guān)點(diǎn)并不重要。隨著(zhù)ASIC設計人員進(jìn)入每一個(gè)新的工藝過(guò)程，設計變得
- 關(guān)鍵字： 嵌入式系統 單片機 ASIC IC FPGA 模擬IC
使用ISE設計工具優(yōu)化FPGA的功耗
- 自從Xilinx公司推出FPGA二十多年來(lái)，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現數字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應商及其客戶(hù)關(guān)注的問(wèn)題。 降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開(kāi)移動(dòng)電子設備等新興市場(chǎng)之門(mén)的關(guān)鍵。 Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗。本文說(shuō)明如何應用計算機輔助設計(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。 CM
- 關(guān)鍵字： 嵌入式系統 單片機 Xilinx FPGA ASIC
asic介紹
ASIC(Application Specific Integrated Circuit)是專(zhuān)用集成電路。
目前，在集成電路界ASIC被認為是一種為專(zhuān)門(mén)目的而設計的集成電路。是指應特定用戶(hù)要求和特定電子系統的需要而設計、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶(hù)的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點(diǎn)。
ASIC分 [ 查看詳細 ]
asic相關(guān)帖子
asic資料下載
asic視頻
asic專(zhuān)欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473