<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic-to-fpga

利用FPGA夾層卡實(shí)現I/O設計靈活性

  • 面對似乎層出不窮的新 I/O 標準,目前嵌入式系統設計人員繼續依靠 FPGA 來(lái)部署系統日益重要的外部 I/O 接口.
  • 關(guān)鍵字: IO標準  可配置  FPGA  

利用FPGA實(shí)現外設通信接口之: 典型實(shí)例-USB 2.0接口的設計與實(shí)現

  • 本節旨在設計實(shí)現了FPGA通過(guò)FX2 USB 2.0接口芯片與PC機進(jìn)行高速數據通信,分為讀數據、寫(xiě)數據和讀寫(xiě)數據3部分內容。幫助讀者進(jìn)一步了解USB接口芯片的工作原理和設計方法。
  • 關(guān)鍵字: USB2.0  FX2  FPGA  高速數據傳輸  

利用FPGA實(shí)現外設通信接口之: 典型實(shí)例-RS-232C(UART)接口的設計與實(shí)現

  • 本節旨在通過(guò)分析UART控制器,設計實(shí)現了FPGA通過(guò)RS-232C接口與PC機的通信。設計過(guò)程中用Modelsim對UART控制器進(jìn)行仿真,幫助讀者進(jìn)一步了解UART協(xié)議的具體時(shí)序。
  • 關(guān)鍵字: RS-232C接口  UART  FPGA  BlockRAM  

利用FPGA實(shí)現外設通信接口之: 利用FPGA實(shí)現A/D、D/A轉換器接口

  • A/D、D/A轉換器是FPGA系統設計中的常用器件,經(jīng)常用來(lái)實(shí)現模擬信號和數字信號的相互轉換。根據應用場(chǎng)合的不同,A/D、D/A轉換芯片的性能指標參數差別比較大,因此接口格式也無(wú)法統一。
  • 關(guān)鍵字: 轉換器接口  外同步模式  FPGA  內同步模式  環(huán)形緩存區  

基于A(yíng)RM的SoC FPGA嵌入式系統的設計實(shí)現

  • 本白皮書(shū)討論用于實(shí)現基于A(yíng)RM 的嵌入式系統的Altera 可編程芯片系統(SoC)方法。對于面臨產(chǎn)品及時(shí)面市、成本、性能、設計重用和產(chǎn)品長(cháng)壽命等苛刻要求的嵌入式系統開(kāi)發(fā)人員而言,單芯片方案是非常有價(jià)值的方法。
  • 關(guān)鍵字: 硬核處理器  嵌入式系統  FPGA  

利用FPGA實(shí)現外設通信接口之: 利用FPGA實(shí)現常用顯示接口(Display Interface)

  • 七段數碼管因為價(jià)格低廉,使用簡(jiǎn)單,經(jīng)常被用來(lái)實(shí)現一些簡(jiǎn)單的狀態(tài)顯示功能。七段數碼管的標準外觀(guān)圖如圖10.16所示。右下角的圓點(diǎn)用Dp來(lái)表示,用來(lái)實(shí)現小數點(diǎn)的顯示。
  • 關(guān)鍵字: 顯示接口  七段數碼管  FPGA  字符型LCD顯示接口  VGA  

利用FPGA實(shí)現外設通信接口之:利用FPGA實(shí)現USB 2.0通信接口

  • 利用FPGA來(lái)實(shí)現USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內部實(shí)現USB協(xié)議控制器,外部通過(guò)USB的PHY芯片來(lái)實(shí)現接口。
  • 關(guān)鍵字: 外設通信接口  USB2.0  FPGA  CY7C68013  

基于FFT方法的音頻信號分析儀在FPGA上的實(shí)現

  • 傳統的完全由單片機控制的音頻信號分析儀由于實(shí)時(shí)性差、穩定性不好等缺點(diǎn)而無(wú)法得到廣泛應用。本文設計的基于FFT方法的音頻信號分析儀,通過(guò)快速傅里葉變換(FFT)把被測的音頻信號由時(shí)域信號轉換為頻域信號,將其分解成分立的頻率分量,利用FPGA(EP2C8Q208C8N)實(shí)現FFT算法,由凌陽(yáng)單片機SPCE061A控制分析結果的顯示等人機交互接口功能。
  • 關(guān)鍵字: FFT算法  音頻信號分析儀  FPGA  

利用FPGA實(shí)現外設通信接口之:FPGA在外設接口實(shí)現方面的優(yōu)勢

  • FPGA的一個(gè)重要的應用領(lǐng)域就是數據采集和接口邏輯設計。隨著(zhù)芯片封裝技術(shù)的提高,現在的FPGA已經(jīng)可以在單位面積上提供更多的I/O管腳資源。
  • 關(guān)鍵字: 外設接口  I/O資源  FPGA  

FPGA大型設計應用的多時(shí)鐘設計策略闡述

  • 利用FPGA實(shí)現大型設計時(shí),可能需要FPGA具有以多個(gè)時(shí)鐘運行的多重數據通路,這種多時(shí)鐘FPGA設計必須特別小心,需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數、異步時(shí)鐘設計和時(shí)鐘/數據關(guān)系。設計過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘,以及如何進(jìn)行布線(xiàn),本文將對這些設計策略深入闡述。
  • 關(guān)鍵字: 亞穩態(tài)性  多時(shí)鐘  FPGA  

SOPC系統的智能命令行設計

  • 相對其他成熟的計算機體系,SOPC系統現在還沒(méi)有命令行。為了更好的推廣SOPC應用,筆者開(kāi)發(fā)了一個(gè)智能的命令行模塊,可以調用系統中的任意函數,降低了開(kāi)發(fā)人員的使用難度。
  • 關(guān)鍵字: SOPC  命令行  FPGA  

基于VHDL和高精度浮點(diǎn)運算器的基2 FFT在FPGA上的設計仿真

  • 基于IEEE浮點(diǎn)表示格式及FFT算法,提出一種基2FFT的FPGA方法,完成了基于FPGA高精度浮點(diǎn)運算器的FFT的設計。利用VHDL語(yǔ)言描述了蝶形運算過(guò)程及地址產(chǎn)生單元,其仿真波形基本能正確的表示輸出結果。
  • 關(guān)鍵字: 蝶形運算  FFT  FPGA  

基于FPGA的片上可編程系統(SOPC)設計之:典型實(shí)例-基于NIOS II處理器的數字鐘設計

  • 本節旨在通過(guò)給定的工程實(shí)例——“數字鐘”來(lái)熟悉Altera軟嵌入式系統的軟硬件設計方法。同時(shí)使用基于A(yíng)ltera FPGA的開(kāi)發(fā)板將該實(shí)例進(jìn)行下載驗證,完成工程設計的硬件實(shí)現。在本節中,將主要講解以下知識點(diǎn)。
  • 關(guān)鍵字: SOPC  NiosII  FPGA  數字鐘  

基于分層測試的Virtex系列FPGA互聯(lián)資源測試新方法

  • 以基于靜態(tài)隨機存儲器(SRAM)的現場(chǎng)可編程門(mén)陣列(FPGA)為例,在傳統的三次測試方法的基礎上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運用了層次化的思想,根據開(kāi)關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線(xiàn)資源的區別將互聯(lián)資源進(jìn)行層次化分類(lèi),使得以這種方式劃分的不同類(lèi)別的互聯(lián)資源能夠按一定方式進(jìn)行疊加測試,這就從根本上減少了實(shí)際需要的測試配置圖形和最小配置次數。
  • 關(guān)鍵字: 互聯(lián)資源  分層測試  FPGA  

基于FPGA的片上可編程系統(SOPC)設計之:典型實(shí)例-基于NIOS II處理器的“Hello LED”程序設計

  • 本節旨在通過(guò)給定的工程實(shí)例——“Hello LED”來(lái)熟悉Altera軟嵌入式系統的軟硬件設計方法。同時(shí)使用基于A(yíng)ltera FPGA的開(kāi)發(fā)板將該實(shí)例進(jìn)行下載驗證,完成工程設計的硬件實(shí)現。本節主要講解下面一些
  • 關(guān)鍵字: SOPC  NiosII  FPGA  
共6801條 80/454 |‹ « 78 79 80 81 82 83 84 85 86 87 » ›|

asic-to-fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

ASIC-to-FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>