基于分層測試的Virtex系列FPGA互聯(lián)資源測試新方法

FPGA (現場(chǎng)可編程門(mén)陣列)作為一種可編程的邏輯器件，以其豐富的邏輯資源和極其靈活的可編程特性越來(lái)越受到廣大用戶(hù)的青睞。然而，隨著(zhù)工藝水平的發(fā)展和實(shí)際應用的需要，FPGA的邏輯門(mén)數量已從最初的幾千門(mén)增加到現在的幾千萬(wàn)門(mén)，與此同時(shí)，FPGA內部資源的復雜度也呈幾何級數增長(cháng)。這勢必給FPGA的測試工作帶來(lái)極大的挑戰。如何在有限的時(shí)間內完成對整個(gè)FPGA的可靠性測試而達到盡可能高的故障覆蓋率，已經(jīng)成為每一個(gè)測試工作者迫切需要解決的問(wèn)題。針對FPCA的測試非常復雜，因為FPGA內部具有大量的邏輯資源和布線(xiàn)資源，在用戶(hù)使用之前，FPGA的功能是不確定的，用戶(hù)可以根據自己的需求把FPGA配置成某種特定的邏輯，還可以根據需要反復編程，但其中大部分的資源仍處于閑置狀態(tài)，這就導致針對FPGA的測試不可能像針對ASIC的測試那樣對FPGA能夠實(shí)現的所有功能進(jìn)行的窮舉性測試。在FPGA中，互聯(lián)資源相當復雜，對于最新的FPGA器件，80％以上的晶體管都包含在互聯(lián)資源中，所以對FPCA互聯(lián)資源的測試成了整個(gè)測試工作的核心，為此，本文將專(zhuān)注于FPGA互聯(lián)資源的測試。

1 FPGA的結構與互聯(lián)資源的故障模型

FPGA一般由三種可編程電路和一個(gè)可用于存儲配置數據的SRAM組成，這三種可編程電路分別是：可編程邏輯塊CLB(Configurable Logic Block)，輸入／輸出模塊IOB (I／O Block)和互聯(lián)資源IR(Interconnect Resource)。以xilinx公司的Virtex系列FPGA為例，其結構的基本模型如圖1所示，該模型是由可編程邏輯塊和開(kāi)關(guān)矩陣組成的二維陣列，在每個(gè)CLB內部，邏輯模塊通過(guò)輸入輸出多路選擇器(I／O MUX)與開(kāi)關(guān)矩陣(SM)相連，開(kāi)關(guān)矩陣同時(shí)又為FPGA陣列中不同的CLB之間提供水平和垂直的布線(xiàn)通道。根據布線(xiàn)資源跨越CLB個(gè)數的不同，我們將其分為三類(lèi)：?jiǎn)伍L(cháng)線(xiàn)(連接相鄰開(kāi)關(guān)矩陣，不跨越任何的CLB的布線(xiàn))，六長(cháng)線(xiàn)(通過(guò)一個(gè)開(kāi)關(guān)矩陣跨越五個(gè)CLB與另一個(gè)開(kāi)關(guān)矩陣相連的布線(xiàn))和全局長(cháng)線(xiàn)(貫穿整個(gè)FPGA的CLB陣列，具有最小延時(shí)的布線(xiàn))。在每個(gè)開(kāi)關(guān)矩陣的內部都具有大量的可編程互聯(lián)點(diǎn)PIPs (programmable interconnec tpoints)，每一個(gè)可編程互聯(lián)點(diǎn)都是一個(gè)由可編程的SRAM單元控制的傳輸門(mén)晶體管，圖2是一個(gè)常用的開(kāi)關(guān)矩陣的基本模型，在開(kāi)關(guān)矩陣的每一個(gè)邊都有四個(gè)連接點(diǎn)，每個(gè)連接點(diǎn)都可以通過(guò)開(kāi)關(guān)矩陣內部的PIP與其它三邊相連接，其中虛線(xiàn)代表了所有可能的連接方式，我們可以通過(guò)向SRAM加載配置數據的方式來(lái)控制PIP傳輸門(mén)晶體管的通斷，當向SRAM單元中寫(xiě)“1”的時(shí)候傳輸管導通，相應的連接建立；當向SRAM單元寫(xiě)“0”的時(shí)候傳輸管斷開(kāi)，相應的連接也就隨之斷開(kāi)。

在FPGA里面，互聯(lián)資源的故障大慨可以分為兩類(lèi)：一類(lèi)是開(kāi)路故障，一類(lèi)是短路故障。開(kāi)路故障又可以分為PIP的常開(kāi)故障(PIP開(kāi)關(guān)處于永久性的斷開(kāi)狀態(tài))和互聯(lián)線(xiàn)段的斷開(kāi)故障，而短路故障通常由PIP的常閉故障(PIP開(kāi)關(guān)處于永久性的導通狀態(tài))和互聯(lián)線(xiàn)段短路故障組成。另外，我們將互聯(lián)資源的固定型故障(固定“1”或固定“0”故障)看成是互連線(xiàn)與電源Vcc和地Vdd的短路故障，而不單獨加以考慮。如圖3所示，顯示了互聯(lián)資源故障模型的基本分類(lèi)。


2 互聯(lián)資源的測試

由于FPGA的互聯(lián)資源極其復雜，故障的種類(lèi)又極其的繁多，我們根本不可能存一次配置里面兼顧所有的故障類(lèi)型完成整個(gè)互聯(lián)資源所有模塊的完全測試。為此，我們通常采用層次化的思想將整個(gè)互聯(lián)資源按照一定的關(guān)系劃分為幾大類(lèi)別(或者幾大模塊)來(lái)加以測定，本文根據互聯(lián)資源中開(kāi)關(guān)矩陣中PIP兩端所連互連線(xiàn)段長(cháng)短的不同來(lái)分類(lèi)進(jìn)行測試。

2．1 待測資源的分類(lèi)

為了簡(jiǎn)化我們的測試，我們根據開(kāi)關(guān)矩陣中PIP兩端連線(xiàn)的不同對互聯(lián)資源進(jìn)行如下的劃分：PIP兩端連接的均是單長(cháng)線(xiàn)(Single-to-Single)，PIP兩端連接的是六長(cháng)線(xiàn)(Hex-to-Hex)，PIP一端連接六長(cháng)線(xiàn)另一端連接單長(cháng)線(xiàn)(Hex-to-Single)。下面我們將主要根據以上劃分對互聯(lián)資源的測試進(jìn)行研究2．2 Single-to-Single類(lèi)互聯(lián)資源的測試Single-to-Single類(lèi)互聯(lián)資源是一類(lèi)由單長(cháng)線(xiàn)指向單長(cháng)線(xiàn)的資源，存Virtex系列FPCA中，開(kāi)關(guān)矩陣東(East)，南(south)，西(west)，北(north)四個(gè)方向各有24條單長(cháng)線(xiàn)，其中任意一條單長(cháng)線(xiàn)部可以與其他三個(gè)方向的單長(cháng)線(xiàn)連接形成Single-to-Single類(lèi)連線(xiàn)。其結構與XC4000開(kāi)關(guān)矩陣的結構完全相同，其簡(jiǎn)化模型如圖4所示，對于這部分資源我們可以參考傳統的3次測試法來(lái)進(jìn)行全覆蓋測試，其測試配置圖如圖5所示。


2．3 Hex-to-Hex類(lèi)互聯(lián)資源的測試

Hex-to-Hex類(lèi)互聯(lián)資源是一類(lèi)由六長(cháng)線(xiàn)指向六長(cháng)線(xiàn)的資源，在FPCA的測試中，這類(lèi)資源的測試比Single-to-Single類(lèi)互聯(lián)資源要復雜得多。圖6顯示了Virtex系列FPGA中這類(lèi)資源的簡(jiǎn)單連接關(guān)系，與單長(cháng)線(xiàn)類(lèi)似，每一根六長(cháng)線(xiàn)都可以通過(guò)不同的PIP與其它三個(gè)方向的六長(cháng)線(xiàn)相連接，唯一不同的是，每根六長(cháng)線(xiàn)都跨越了六個(gè)開(kāi)關(guān)矩陣，在每根六長(cháng)線(xiàn)的中間還產(chǎn)生了一個(gè)分支中點(diǎn)。為了避免出現布線(xiàn)的沖突，在我們的布線(xiàn)里面始終堅持單布線(xiàn)通道的原則(即在一次配置中，每條布線(xiàn)路徑上不允許分支路徑的存在，每一條互連線(xiàn)段具有唯一的入度和出度)，因此六長(cháng)線(xiàn)的分支中點(diǎn)和端點(diǎn)不可能在一次配置里面完成測試。

為了簡(jiǎn)化Hex-to-Hex類(lèi)互聯(lián)資源的測試的研究，我們將對實(shí)際的互聯(lián)資源的情況作如下模型的提取。以Virtex系列FPGA為例，每條六長(cháng)線(xiàn)都通過(guò)五個(gè)流入(指PIP的方向指向該六長(cháng)線(xiàn))的PIP與其它五根六長(cháng)線(xiàn)相連，我們稱(chēng)六長(cháng)線(xiàn)的入度Vi=5，同時(shí)也存在五個(gè)流出(指該PIP的方向背離該六長(cháng)線(xiàn))的PIP與另外五根六長(cháng)線(xiàn)相連，我們稱(chēng)六長(cháng)線(xiàn)的出度Vo=5，注意這些PIP分布在六長(cháng)線(xiàn)中點(diǎn)與端點(diǎn)所在的三個(gè)開(kāi)關(guān)矩陣里面，如圖7所示，是這一模型的數學(xué)簡(jiǎn)化圖型。

在單布線(xiàn)通道的原則下，要求在每一個(gè)配置里的任意一條六長(cháng)線(xiàn)都具有唯一的出度和入度，因此，要實(shí)現Hex-to-Hex類(lèi)互聯(lián)資源的全覆蓋測試至少需要n=5(n≥max{Vi，Vo})次圖形配置。

2．4 Hex-to-Single類(lèi)互聯(lián)資源的測試

針對這類(lèi)互聯(lián)資源，我們主要目標是測試連接single線(xiàn)(單長(cháng)線(xiàn))和Hex線(xiàn)(六長(cháng)線(xiàn))的PIP，因為對于單長(cháng)線(xiàn)和六長(cháng)線(xiàn)我們在Single-to-Single和Hex-to-Hex兩類(lèi)資源的測試中已經(jīng)覆蓋。對于這類(lèi)資源，我們可以借助CLB單元中的觸發(fā)器，將這部分資源都與CLB單元中的觸發(fā)器的輸入端相連，通過(guò)回讀觸發(fā)器中的數據實(shí)現互聯(lián)資源的測試。其原理如圖8所示。在Virtex系列FPGA中，由于每條單長(cháng)線(xiàn)最多能夠同時(shí)與兩條不同的六長(cháng)線(xiàn)相連，因此測試這類(lèi)互聯(lián)資源的最小配置次數為2。


2．5 最小配置次數與不同測試方法的比較

通過(guò)對互聯(lián)資源的分類(lèi)，簡(jiǎn)化了我們對互聯(lián)資源的測試。由分析可得，我們的方法針對Single-to-Single類(lèi)互聯(lián)資源需要3次測試配置，針對Hex-to-Hex類(lèi)互聯(lián)資源需要5次測試配置，針對Hex-to-Single類(lèi)互聯(lián)資源需要2次測試配置。但是由于我們對互聯(lián)資源的分類(lèi)具有層次性，我們可以讓針對三類(lèi)互聯(lián)資源的測試同時(shí)進(jìn)行而互不影響，也就是說(shuō)對互聯(lián)資源測試的總配置次數并不是三類(lèi)資源單獨測試配置次數的總和，而是等于三類(lèi)資源測試中需要配置最多的一類(lèi)資源的配置次數，針對本文提到的Virtex系列FPGA，測試整個(gè)互聯(lián)資源的最小配置次數為5次。

為了檢驗本文提出的測試方法，我們在Xilinx公司的XOVR300-4-CB228上對互聯(lián)資源進(jìn)行了全覆蓋測試實(shí)驗，在整個(gè)互聯(lián)資源的測試中一共用到了5個(gè)配置圖形，與我們的分析相吻合。如圖9所示的是Single-to-Single類(lèi)互聯(lián)資源的測試圖形TCLD。

我們在Virtex系列FPGA的基礎上將本文提到的方法與傳統方法和論文中提到的方法在覆蓋率和最小配置次數方面進(jìn)行了一個(gè)簡(jiǎn)單的比較。如下表1所列。


3 結束語(yǔ)

文中針對Virtex系列FPGA互聯(lián)資源的測試，采用了分層測試的思想將互聯(lián)資源按一定的原則分為了single-to-single，Hex-to-Hex和Hex-to-Single三類(lèi)，使得不同類(lèi)別的互聯(lián)資源能夠進(jìn)行疊加測試，最終得出了實(shí)際測試需要的最小圖形配置次數為5次。文章最后通過(guò)將該方法與已存在的測試方法進(jìn)行了一個(gè)簡(jiǎn)單的對比和分析，不難看出其該方法在保證同樣覆蓋率的情況下最小配置次數明顯少于其他測試方法。