<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic-to-fpga

Verilog HDL基礎之:實(shí)例5 交通燈控制器

  • 本實(shí)例通過(guò)Verilog HDL語(yǔ)言設計一個(gè)簡(jiǎn)易的交通等控制器,實(shí)現一個(gè)具有兩個(gè)方向、共8個(gè)燈并具有時(shí)間倒計時(shí)功能的交通燈功能。
  • 關(guān)鍵字: VerilogHDL  華清遠見(jiàn)  FPGA  交通燈控制器  

基于FPGA的CAN總線(xiàn)轉換USB接口的設計方案

  • 這里以CAN總線(xiàn)通信接口為例,詳細論述了基于FPGA的CAN總線(xiàn)轉換USB接口的設計方案。
  • 關(guān)鍵字: 光電隔離  CAN總線(xiàn)轉換器  FPGA  

借助MATLAB算法數學(xué)模型實(shí)現FPGA浮點(diǎn)定點(diǎn)轉換

  • 當創(chuàng )建一個(gè) DSP 算法的數學(xué)模型時(shí),MATLAB 是天然之選,且出于硬件考慮,可以無(wú)阻礙地使用。將一個(gè)算法轉換為在 FPGA 上實(shí)現的定點(diǎn)模型是一個(gè)復雜的、可從 AccelDSP Synthesis 綜合工具提供的自動(dòng)化、加速和可視化功能中大大受益的過(guò)程。
  • 關(guān)鍵字: DSP算法  matlab  FPGA  

FPGA最小系統之:實(shí)例1 在A(yíng)ltera的FPGA開(kāi)發(fā)板上運行第一個(gè)FPGA程序

  • 本節旨在通過(guò)給定的工程實(shí)例——“蜂鳴器播放梁祝音樂(lè )”來(lái)熟悉Altera Quartus II軟件的基本操作、設計、編譯及仿真流程。同時(shí)使用基于A(yíng)ltera FPGA的開(kāi)發(fā)板將該實(shí)例進(jìn)行下載驗證,完成工程設計的硬件實(shí)現,熟悉Altera FPGA開(kāi)發(fā)板的使用及配置方式。
  • 關(guān)鍵字: Cyclone  Altera  FPGA  QuartusII  FPGA最小系統  

FPGA最小系統之:硬件系統的調試方法

  • 隨著(zhù)FPGA芯片的密度和性能不斷提高,調試的復雜程度也越來(lái)越高。BGA封裝的大量使用更增加了板子調試的難度。所以在調試FPGA電路時(shí)要遵循一定的原則和技巧,才能減少調試時(shí)間,避免誤操作損壞電路。
  • 關(guān)鍵字: BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統  

FPGA最小系統之:硬件系統的設計技巧

  • FPGA的硬件設計不同于DSP和ARM系統,比較靈活和自由。只要設計好專(zhuān)用管腳的電路,通用I/O的連接可以自己定義。因此,FPGA的電路設計中會(huì )有一些特殊的技巧可以參考。
  • 關(guān)鍵字: EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統  

FPGA最小系統之:最小系統電路分析

  • FPGA的管腳主要包括:用戶(hù)I/O(User I/O)、配置管腳、電源、時(shí)鐘及特殊應用管腳等。其中有些管腳可有多種用途,所以在設計FPGA電路之前,需要認真的閱讀相應FPGA的芯片手冊。
  • 關(guān)鍵字: Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統  

基于Xilinx FPGA的嵌入式Linux設計流程

  • 結合FPGA和Linux雙方優(yōu)勢,可以很好地滿(mǎn)足嵌入式系統設計需求,量體裁衣,去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統解決方案。
  • 關(guān)鍵字: 操作系統加載  Linux  FPGA  

FPGA跨時(shí)鐘域異步時(shí)鐘設計的幾種同步策略

  • 實(shí)際的工程中,純粹單時(shí)鐘系統設計的情況很少,特別是設計模塊與外圍芯片的通信中,跨時(shí)鐘域的情況經(jīng)常不可避免。如果對跨時(shí)鐘域帶來(lái)的亞穩態(tài)、采樣丟失、潛在邏輯錯誤等等一系列問(wèn)題處理不當,將導致系統無(wú)法運行。本文總結出了幾種同步策略來(lái)解決跨時(shí)鐘域問(wèn)題。
  • 關(guān)鍵字: 跨時(shí)鐘域  同步時(shí)序  FPGA  

基于SPI Flash實(shí)現FPGA的復用配置

  • SPI(Serial Peripheral Interface,串行外圍設備接口)是一種高速、全雙工、同步的通信總線(xiàn),在芯片的引腳上只占用4根線(xiàn),不僅節約了芯片的引腳,同時(shí)在PCB的布局上還節省空間。正是出于這種簡(jiǎn)單、易用的特性,現在越來(lái)越多的芯片集成了這種通信協(xié)議。
  • 關(guān)鍵字: 復用編程  SPIFlash  FPGA  

基于FPGA的數字化變電站計量?jì)x表研究與設計

  • 提出一種基于IEC61850和SoPC的數字化變電站計量?jì)x表設計方案。在DE2—70開(kāi)發(fā)板的基礎上,首先依據IEC61850標準對數字化變電站計量?jì)x表進(jìn)行了總體設計;其次對基于FPGA的電量參數算法進(jìn)行了研究;最后完成了光纖通信電路、快速以太網(wǎng)接口電路、雙軟核SoPC系統等硬件電路的設計?;贔PGA的數字化變電站計量?jì)x表設計方案具有設計
  • 關(guān)鍵字: 數字化變電站  SOPC  FPGA  

利用FPGA的M4K作為移位寄存器的邏輯分析儀設計

  • 采用Altera公司的Cyclone系列EPlC3T144C8作為控制芯片,QuartusⅡ為軟件平臺,用硬件描速語(yǔ)言設計了一個(gè)具有變頻采樣時(shí)鐘和16路采樣通道,基于VGA顯示的邏輯分析僅.該設計方案利用FPGA內部的M4K決作為移位寄存器不斷地進(jìn)行讀進(jìn)數據的方式,提高了工作速度、性能穩定性以及分析的范圍和質(zhì)量。該邏輯分析儀實(shí)現簡(jiǎn)單,價(jià)格低,具有較高的使用價(jià)值。
  • 關(guān)鍵字: 采樣模式  邏輯分析儀  FPGA  

基于FPGA的生物電阻抗成像系統設計

  • 根據電阻抗斷層成像技術(shù)要求,設計了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統,系統嵌入8 bit微處理器PicoBlaze實(shí)現邏輯控制并產(chǎn)生激勵信號實(shí)現高速A/D采集及實(shí)現數字解調,通過(guò)RS232將采集數據傳輸到PC機,重建人體內部的電阻率分布或其變化圖像。為廣泛應用研究電阻抗斷層成像技術(shù)提供一種
  • 關(guān)鍵字: Spartan3E  生物電阻抗成像系統  FPGA  

基于FPGA的VLIW微處理器的設計與實(shí)現

  • 超長(cháng)指令字VLIW微處理器架構采用了先進(jìn)的清晰并行指令設計。VLIW微處理器的最大優(yōu)點(diǎn)是簡(jiǎn)化了處理器的結構,刪除了處理器內部許多復雜的控制電路,它能從應用程序中提取高度并行的指令數據,并把這些機器指
  • 關(guān)鍵字: VLIW微處理器  并行指令控制  FPGA  

FPGA的雙緩沖模式PCI Express總線(xiàn)設計

  • 介紹了軟件無(wú)線(xiàn)電平臺中基于FPGA的雙緩沖模式PCI Express(PCIE)總線(xiàn)的設計與實(shí)現。設計了基于Xilinx Virtex6 FPGA的通用軟件無(wú)線(xiàn)電平臺,開(kāi)發(fā)了基于Linux系統的驅動(dòng)程序和PCIE硬核的DMA控制器。雙緩沖提高了數據傳輸速度,節約了硬件資源。測試結果顯示,該系統工作穩定可靠,讀寫(xiě)速度可達402 MB/s。
  • 關(guān)鍵字: PCIExpress總線(xiàn)  雙緩沖模式  FPGA  
共6801條 83/454 |‹ « 81 82 83 84 85 86 87 88 89 90 » ›|

asic-to-fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

ASIC-to-FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>