<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic-to-fpga

基于FPGA的ATM采集卡的設計與實(shí)現

  • 4口155M異步傳送模式(asynchronous transfer mode,ATM)業(yè)務(wù)采集卡實(shí)現對4個(gè)155 M ATM overSDH/SONET接口的數據采集,基于大容量FPGA(field programmable gate array)實(shí)現AAL2/AAL5的線(xiàn)速信元重組,重組后生成的AAL2SSSAR-SDU/AAL5 CPCS-SDU加上時(shí)間戳、ATM通道標識后,封裝成以太網(wǎng)報文,通過(guò)采集輸出口輸出給信令協(xié)議分析服務(wù)器,可實(shí)現對Iu-CS、Iu-PS接口的信令監測,同時(shí)支持cell m
  • 關(guān)鍵字: ATM  異步傳送模式  FPGA  

基于FPGA的高精度時(shí)間數字轉換電路的設計與實(shí)現

  • 本文介紹一種基于 FPGA高精度時(shí)間數字轉換電路的設計方法,利用片內鎖相環(huán)(PLL)和環(huán)形移位寄存器,采用不高的系統時(shí)鐘便可得到很高的時(shí)間分辨率,且占用較少邏輯資源??勺鳛楣δ茈娐藩毩⑹褂?,也可作為 IP核方便地移植到其他片上系統(SOC)中。在 Altera公司的 Stratix和 Cyclone系列芯片上實(shí)現時(shí),時(shí)間分辨率昀高可達 3.3ns。時(shí)序仿真和硬件測試表明該方法的可行性和準確性。
  • 關(guān)鍵字: 時(shí)間數字轉換電路  激光探測  FPGA  

量程自整定高精度頻率測量的FPGA實(shí)現

  • 數字頻率計是一種應用十分廣泛的電子測量?jì)x表,針對寬頻率范圍被測信號頻率測量應用需求,提出并實(shí)現了一種基于FPGA的自動(dòng)量程切換高精度數字頻率計的設計方法。通過(guò)構建測頻控制器、閘門(mén)同步生成器、量程自動(dòng)切換等模塊,并采用Verilog HDL語(yǔ)言進(jìn)行描述,運用自頂向下的數字系統設計方法實(shí)現了寬頻率范圍頻率測量的量程自動(dòng)切換。在Xilinx公司的XUPV5-LX110T開(kāi)發(fā)板上進(jìn)行了測試,給出了系統后仿真波形。結果表明目標系統能根據被測信號頻率范圍進(jìn)行自動(dòng)量程切換,實(shí)現高精度頻率測量,測量精度不低于10-7,
  • 關(guān)鍵字: 數字頻率計  自動(dòng)量程切換  FPGA  

一種基于FPGA的雷達回波實(shí)時(shí)模擬器的實(shí)現

  • 提出了一種基于FPGA的雷達回波實(shí)時(shí)模擬器的實(shí)現方法。該模擬器采用cPCI標準總線(xiàn),以FPGA為核心計算單元,配有高速數模、模數轉換模塊,可實(shí)現雷達回波信號實(shí)時(shí)在線(xiàn)注入模擬。該模擬器可實(shí)現多種體制下復雜回波的模擬,具有很好的工程應用價(jià)值。
  • 關(guān)鍵字: 雷達回波實(shí)時(shí)模擬器  半實(shí)物仿真  FPGA  

基于FPGA的高精度超聲波溫度計設計

  • 超聲波溫度計作為當今新型溫度傳感器的一種,已經(jīng)成為新的有前景的測溫方法,并已經(jīng)應用于發(fā)電廠(chǎng)、垃圾焚燒爐、水泥回轉窯等工業(yè)過(guò)程的溫度測量和控制以及一些醫療領(lǐng)域中。
  • 關(guān)鍵字: 溫度傳感器  超聲波測溫  FPGA  

基于FPGA的嵌入式圖像采集系統設計

  • 介紹了以FPGA為核心的邏輯控制模塊的數據采集系統的設計可以滿(mǎn)足實(shí)時(shí)性要求,設計中采用自頂向下的設計方法,根據不同的功能將整個(gè)系統劃分為若干模塊進(jìn)行設計,并介紹了每個(gè)模塊的功能和實(shí)現方法。在設計中采用VHDL語(yǔ)言對各個(gè)模塊進(jìn)行描述。視頻解碼芯片采用Philips公司的SAA7113H,該芯片通過(guò)I2C總線(xiàn)協(xié)議進(jìn)行配置。實(shí)驗表明,設計可以滿(mǎn)足圖像采集實(shí)時(shí)性的要求。
  • 關(guān)鍵字: I2C總線(xiàn)  圖像處理  FPGA  

基于DSP EMIF口及FPGA設計并實(shí)現多DSP嵌入式系統

  • 在實(shí)時(shí)圖像處理、雷達信號處理、軟件無(wú)線(xiàn)電、電子對抗、3G數值仿真計算中,單DSP無(wú)法滿(mǎn)足實(shí)時(shí)性和高速運算量要求,往往需要多DSP進(jìn)行協(xié)同處理。本文針對DSP的EMIF接口和FPGA的特點(diǎn),設計8個(gè)DSP通信的嵌入式系統。
  • 關(guān)鍵字: 多DSP嵌入式系統  EMIF  FPGA  

基于FPGA的電子攝像系統的穩像設計

  • 穩像系統的反應速度是電子穩像要解決的關(guān)鍵技術(shù)之一。傳統的基于“攝像機-圖像采集卡-計算機”模式的穩像系統、圖像檢測和匹配算法全部由計算機以軟件方式實(shí)現。盡管當今計算機的性能很高,能夠部分滿(mǎn)足單傳感器電子穩系統的實(shí)時(shí)處理要求,但在以下幾個(gè)方面有著(zhù)難以解決的問(wèn)題:首先,其固有的串行工作方式使得單計算機難以適應其于多傳感器視頻處理系統的實(shí)時(shí)穩像,阻礙了在實(shí)際中的應用adw欠,傳統的圖像采集卡中能將采集圖像數據實(shí)時(shí)傳輸給計算機,而不能傳輸給標準接口的視頻監視設備lk之很多應用場(chǎng)合對聽(tīng)要求很高。因此,研制專(zhuān)用的電
  • 關(guān)鍵字: 隔行掃描  電子穩像系統  FPGA  

FPGA設計中毛刺產(chǎn)生原因及消除

  • 毛刺問(wèn)題在FPGA設計中非常關(guān)鍵,只有深刻理解毛刺的本質(zhì),才有可能真正掌握設計的精髓,本文就FPGA設計中的毛刺問(wèn)題進(jìn)行了深入的探討,分析其產(chǎn)生的原因和條件,給出了幾種常用的消除方法,希望對FPGA設計者有一定的參考作用。
  • 關(guān)鍵字: 毛刺  同步脈沖  FPGA  

基于FPGA和PCI的AFDX終端接口卡設計

  • 航空電子全雙工交換式以太網(wǎng)(AFDX)是在商用以太網(wǎng)的基礎上經(jīng)過(guò)改進(jìn)實(shí)時(shí)性和可靠性建立起來(lái)的。依據ARINC664規范第7部分對終端接口卡時(shí)延和抖動(dòng)的性能要求,提出基于FPGA和PCI的AFDX終端接口卡的整體設計方案,對發(fā)送和接收模塊等關(guān)鍵模塊進(jìn)行了設計,并分析了PCI接口驅動(dòng)程序。測試結果表明,該接口卡實(shí)時(shí)性好、傳輸速率高、穩定可靠,符合AFDX協(xié)議標準。
  • 關(guān)鍵字: 全雙工交換式以太網(wǎng)  實(shí)時(shí)性  FPGA  

基于FPGA的測試控制板卡的設計與實(shí)現

  • 設計了一種以FPGA作為中心控制器件,配以多路模擬信號采集與輸出通道和多路數字信號輸入輸出通道,具有RS-232和RS-422串口通信功能的測試控制板卡。在Quartus 117.2編程平臺下,編輯了數據采集、處理和控制以及通信的硬件描述語(yǔ)言程序。經(jīng)應用測試,滿(mǎn)足二維平臺系統的技術(shù)要求,具有良好的穩定性和可升級性。
  • 關(guān)鍵字: 測試控制  模擬信號  FPGA  

基于FPGA的四通道視頻縮放引擎的研究及設計

  • 設計了一種可實(shí)現4路視頻信號縮放和幀率轉換的電路架構。視頻信號依次經(jīng)過(guò)縮小模塊、幀率轉換模塊以及放大模塊,有效地減少了幀率轉換對存儲器帶寬的需求。
  • 關(guān)鍵字: 幀率轉換  加權均值算法  FPGA  

基于FPGA的數字溫度測量?jì)x設計

  • 溫度測量?jì)x是一種常用的檢測儀器,文章中利用FPGA器件和DS18B20傳感器設計實(shí)現了一種數字溫度測量?jì)x,用于室溫的檢測。該測量?jì)x具有結構簡(jiǎn)單、抗干擾能力強、精確性高、轉換速度快、擴展性好等優(yōu)點(diǎn)。
  • 關(guān)鍵字: 溫度傳感器  VHDL  FPGA  

基于FGPA的數字密碼鎖設計

  • 設計選用FPGA芯片、4×4矩陣鍵盤(pán)、七段數碼管為主要硬件,設計了一種低功耗、體積小的密碼鎖,并在硬件上驗證了其可靠性。由于FPGA的靈活性,密碼長(cháng)度可根據寄存器個(gè)數而隨意改變,此設計在現代物聯(lián)網(wǎng)技術(shù)中將有廣泛應用。
  • 關(guān)鍵字: 電子鎖  狀態(tài)機  FPGA  

LTE上行DFT/IDFT的一種設計實(shí)現

  • MSL4163提供1MHz I2C串口,器件包括先進(jìn)的PWM引擎以及片上EEPROM等。主要用在電視和臺式電腦監視器、醫療、工業(yè)儀表和汽車(chē)音/視頻顯示器。本文介紹了MSL4163/MSL4164主要特性、方框圖和典型應用電路、級聯(lián)連接電路。
  • 關(guān)鍵字: 3GPP協(xié)議  流水線(xiàn)結構  FPGA  
共6801條 87/454 |‹ « 85 86 87 88 89 90 91 92 93 94 » ›|

asic-to-fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

ASIC-to-FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>