<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic-to-fpga

國產(chǎn)FPGA生存之路如何打破神話(huà)

  • 國產(chǎn)FPGA啊,以前想都不敢想,但是越有難度越有人去啃。
  • 關(guān)鍵字: 京微雅格  FPGA  

高云半導體星核計劃取得初步成果

  •   山東高云半導體科技有限公司(以下簡(jiǎn)稱(chēng)“高云半導體”今日宣布,在山東省國產(chǎn)IP軟核平臺上發(fā)布三個(gè)IP軟核參考設計,分別是:I2C總線(xiàn)、SPI、UART,作為星核計劃取得的初步成果,這三個(gè)軟核在工業(yè)控制、系統調試以及嵌入式開(kāi)發(fā)中具有非常廣泛的應用?!  吧綎|省國產(chǎn)IP軟核平臺由山東信息通信研究院、高云半導體共同發(fā)起,致力于打造國內首家國產(chǎn)IP軟核資源庫”,山東高云半導體科技有限公司總經(jīng)理梁岳峰先生表示,“該平臺以山東信息通信研究院的集成電路設計測試平臺、高云半導體星核計劃為依托,本著(zhù)開(kāi)放、資源共享的原則,
  • 關(guān)鍵字: 高云  半導體  FPGA  

零基礎學(xué)FPGA (二十六)頻、相可調,任意波形信號發(fā)生器系統設計

  •   最近接了一個(gè)項目吧,是我們學(xué)校物理院院長(cháng)帶的研究生搞的,小墨有幸跟他們合作,負責FPGA方面的工作,完成后據說(shuō)還會(huì )申請國家專(zhuān)利,具體到什么時(shí)候完成,那可能就是猴年馬月了,或者說(shuō)我已經(jīng)不在學(xué)校了。從今天開(kāi)始,小墨將開(kāi)始接觸賽靈思公司的FPGA(老師提供的平臺),用到的當然是SOPC。其實(shí)做做項目也好,讓自己鍛煉一下,我也好久沒(méi)有做大一點(diǎn)的項目了,對我來(lái)說(shuō)也是一個(gè)機會(huì )吧?! ⌒盘柊l(fā)生器這個(gè)東西相信大家都知道,關(guān)于基于DDS信號發(fā)生器的技術(shù)文檔網(wǎng)上也多的是,但是我還是想寫(xiě)一下這部分的教學(xué),因為從我自身的學(xué)習
  • 關(guān)鍵字: FPGA  SOPC  

關(guān)于PCB設計必須掌握的基礎知識

  •   想要成為一名硬件工程師首先必須掌握的就是PCB的設計與繪制,這里我們?yōu)榇蠹艺砹藥讞l設計技巧?! ?、如果設計的電路系統中包含FPGA器件,則在繪制原理圖前必需使用Quartus II軟件對管腳分配進(jìn)行驗證。(FPGA中某些特殊的管腳是不能用作普通IO的)?! ?、4層板從上到下依次為:信號平面層、地、電源、信號平面層;6層板從上到下依次為:信號平面層、地、信號內電層、信號內電層、電源、信號平面層。6層以上板(優(yōu)點(diǎn)是:防干擾輻射),優(yōu)先選擇內電層走線(xiàn),走不開(kāi)選擇平面層,禁止從地或電源層走線(xiàn)(原因:會(huì )分
  • 關(guān)鍵字: PCB  FPGA  

如何使產(chǎn)品快速集成高速信號采集功能?

  •   摘要:在科技飛速發(fā)展的今天,各種自動(dòng)化儀器及自動(dòng)控制都離不開(kāi)信號采集,而且要采集的信號越來(lái)越快,精度要求也越來(lái)越高。如何簡(jiǎn)單快速的讓系統集成這項功能呢?        1、ZSDA1000的基本介紹  ZDS1000是ZLG致遠電子開(kāi)發(fā)的高速信號數據采集模塊,模塊通過(guò)PCI Express2.0接口與主機端連接,350M帶寬,1GSa/s的采樣速率。用戶(hù)只需要通過(guò)動(dòng)態(tài)鏈接庫文件就可以輕松控制模塊進(jìn)行數據采集和數據處理??捎糜谫|(zhì)譜分析、雷達信號捕捉、材料分析等場(chǎng)
  • 關(guān)鍵字: FPGA  ZSDA1000  

直接數字合成技術(shù)實(shí)現函數信號發(fā)生器

  • 本文利用直接數字合成技術(shù)通過(guò)一款FPGA可編程邏輯芯片實(shí)現函數信號發(fā)生器的研制,該信號發(fā)生器是以Altera公司生產(chǎn)的EP4CE6F17C8芯片為設計載體,通過(guò)DDS技術(shù)實(shí)現兩路同步信號輸出。通過(guò)軟件Quartus-II12.0和Nios-II 12.0開(kāi)發(fā)環(huán)境編程,實(shí)現多種波形信號輸出,信號具有高精度的頻率分辨率能力,最高可達36位。最后通過(guò)實(shí)驗輸出的波形信號符合標準。
  • 關(guān)鍵字: 直接數字合成技術(shù)  FPGA  信號發(fā)生器  Quartus-II  201512  

下一代FPGA有望實(shí)現突破性?xún)?yōu)勢

  •   本白皮書(shū)介紹為什么電信帶寬和基礎設施促進(jìn)了FPGA功能的增強,以及ASIC和ASSP面臨的商業(yè)挑戰,可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡(jiǎn)要介紹了下一代FPGA和SoC系列品?! ∫浴 ∽钚掳l(fā)布的FPGA是硬件規劃人員、軟件開(kāi)發(fā)人員和系統設計人員實(shí)現其下一代產(chǎn)品目標的關(guān)鍵支撐因素。大量的電信基礎設施成指數增長(cháng)的帶寬需求以及各行業(yè)使用這些帶寬的需求使得現有硬件和軟件解決方案很難滿(mǎn)足性能要求,也難以達到成本和功耗目標。ASIC、ASSP和獨立處理器遇到了發(fā)展瓶頸,P
  • 關(guān)鍵字: FPGA  SoC  

采用三柵極技術(shù)FPGA的突破性?xún)?yōu)勢

  •   引言  2013年2月,Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨家采用Intel的14nm 3D Tri-Gate(三柵極)晶體管技術(shù)。這使得Altera成為當前采用最先進(jìn)、最高性能半導體技術(shù)的獨家專(zhuān)業(yè)FPGA供應商。本文介紹了三柵極及相關(guān)技術(shù)的歷史與現狀,以便了解三柵極技術(shù)對高性能FPGA性能的影響,以及其在數字電路速度、功率以及生產(chǎn)方面有何種程度的優(yōu)勢?! 【w管設計的背景  1947年,貝爾實(shí)驗室展示了第一支晶體管,采用的是鍺
  • 關(guān)鍵字: Altera  FPGA  

Altera功能安全包與靈活的FPGA相結合,實(shí)現“鎖步”處理器解決方案,降低了風(fēng)險,促進(jìn)產(chǎn)品及時(shí)面市

  •   Altera公司今天宣布,開(kāi)始提供面向Nios? II嵌入式處理器的Altera?功能安全鎖步解決方案,這一解決方案降低了設計周期風(fēng)險,幫助系統設計人員簡(jiǎn)化工業(yè)和汽車(chē)安全應用的認證。Altera與意大利比薩的功能安全領(lǐng)先供應商YOGITECH聯(lián)合開(kāi)發(fā)的鎖步解決方案采用了Altera FPGA、SoC,認證工具流程,以及YOGITECH的知識產(chǎn)權(IP)內核。這一解決方案幫助客戶(hù)在A(yíng)ltera FPGA中輕松實(shí)現SIL3安全設計,包括低成本Cyclone? V&n
  • 關(guān)鍵字: Altera  FPGA  

紫光半導體收購集中美國 專(zhuān)挑寡占市場(chǎng)

  •   面對清華紫光集團董事長(cháng)趙偉國再次放話(huà),將先把收購目光集中在美國半導體產(chǎn)業(yè)的說(shuō)法,日前臺系IC設計公司均表達不意外,畢竟臺灣政府目前尚未通過(guò)相關(guān)法令限制,加上相關(guān)配套措施還需產(chǎn)官學(xué)界互相討論,與其現在買(mǎi)市值不大的臺灣IC設計公司,對清華紫光集團并無(wú)法產(chǎn)生立即性的幫助。   產(chǎn)業(yè)界人士指出,以清華紫光的大陸內需市場(chǎng)色彩,加上先前出手目標多鎖定具備一定程度寡占特性的產(chǎn)業(yè)來(lái)看,全球三強鼎立的EDA市場(chǎng)、繪圖芯片與FPGA產(chǎn)業(yè),或許是清華紫光集團在談判桌上的下一個(gè)目標。   確實(shí)從清華紫光收購動(dòng)作一路多鎖定
  • 關(guān)鍵字: 紫光  FPGA  

Altera公開(kāi)業(yè)界第一款集成了HBM2 DRAM和FPGA的異構SiP器件

  •   Altera公司(Nasdaq)公開(kāi)業(yè)界第一款異構系統級封裝(SiP,System-in-Package)器件,集成了來(lái)自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類(lèi)器件,其特殊的體系結構設計滿(mǎn)足了高性能系統對存儲器帶寬最嚴格的要求。   數據中心、廣播、固網(wǎng)和高性能計算等系統要處理的數據量不斷攀升,需要的帶寬非常高。相對于目前的分立DRAM解決方案,Stratix 10 DRAM SiP的
  • 關(guān)鍵字: Altera  FPGA  

Altera公開(kāi)業(yè)界第一款集成了HBM2 DRAM和FPGA的異構SiP器件

  •   Altera公司今天公開(kāi)業(yè)界第一款異構系統級封裝(SiP,System-in-Package)器件,集成了來(lái)自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類(lèi)器件,其特殊的體系結構設計滿(mǎn)足了高性能系統對存儲器帶寬最嚴格的要求。   數據中心、廣播、固網(wǎng)和高性能計算等系統要處理的數據量不斷攀升,需要的帶寬非常高。相對于目前的分立DRAM解決方案,Stratix 10 DRAM SiP的存儲器帶寬提
  • 關(guān)鍵字: Altera  FPGA  

小梅哥和你一起深入學(xué)習FPGA之串口調試(一)(下)

  •   以上為小梅哥為了對特權同學(xué)的串口收發(fā)模塊進(jìn)行測試所展開(kāi)的部分工作,到這里,仿真測試所需要的準備工作我們就做好了,接下來(lái)將實(shí)際進(jìn)行仿真,通過(guò)仿真來(lái)分析該模塊的性能?! ∵@里極力推薦大家使用modelsim進(jìn)行仿真,因為quartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠。Modelsim作為一款強大的仿真軟件,在業(yè)界被廣泛使用。同時(shí),modelsim針對不同的EDA廠(chǎng)家,也推出了OEM版本,modelsim-altera就是為Altera公司開(kāi)發(fā)的OEM版本,此版本針對Altera公
  • 關(guān)鍵字: FPGA  串口調試  

小梅哥和你一起深入學(xué)習FPGA之串口調試(一)(上)

  •   大家好,這幾天在各個(gè)論壇上,經(jīng)常就有人在向我咨詢(xún)基于FPGA的串口通信代碼,大部分都是在網(wǎng)上下載一個(gè)現成的代碼,但是在使用中就遇到了各種問(wèn)題,于是就發(fā)到了論壇上來(lái)求助。在閱讀了他們的代碼之后,我發(fā)現幾乎出自同一個(gè)版本(目前確定為特權同學(xué)的基于EPM240入門(mén)實(shí)驗的代碼)。他們在調試這個(gè)代碼的時(shí)候,經(jīng)常存在這樣幾個(gè)問(wèn)題:1、部分人對該串口通訊模塊完全不理解,對每句話(huà),甚至每個(gè)模塊的功能都不理解;2、部分人采用最原始的畫(huà)波形的方式來(lái)對該模塊進(jìn)行仿真,結果無(wú)法得到仿真結果;3、部分人不會(huì )使用modelsim
  • 關(guān)鍵字: FPGA  串口調試  

ASDF:精細粒度異構助力創(chuàng )新, Altera將進(jìn)入大FPGA時(shí)代

  •   “數十個(gè)合作伙伴,數百家客戶(hù),數千計的工程師,這三股強大的力量構成了Altera SoC大的生態(tài)系統,也是Altera在SoC領(lǐng)域投入5年所獲得的成就。”Altera公司嵌入式處理營(yíng)銷(xiāo)資深總監Chris Balough在一年一度的Altera SoC開(kāi)發(fā)者大會(huì )上自豪地表示。   
  • 關(guān)鍵字: Altera  FPGA  
共6801條 124/454 |‹ « 122 123 124 125 126 127 128 129 130 131 » ›|

asic-to-fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

ASIC-to-FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>