<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic-to-fpga

萊迪思半導體為ECP5 FPGA產(chǎn)品系列添加新成員

  •   萊迪思半導體公司,客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應商,今日宣布低功耗、小尺寸,用于互連和加速應用的ECP5™ FPGA產(chǎn)品系列迎來(lái)了新成員。本次新增的產(chǎn)品與ECP5 FPGA的引腳完全兼容,使得OEM廠(chǎng)商能夠實(shí)現無(wú)縫升級,滿(mǎn)足工業(yè)、通信和消費電子等市場(chǎng)上不斷變化的接口需求。   ECP5-5G   萊迪思的ECP5-5G產(chǎn)品系列獨家支持5G SERDES和高達85K LUT,并采用小尺寸10x10 mm封裝。ECP5-5G器件支持多種5G協(xié)議,包括PCI Express Gen 2
  • 關(guān)鍵字: 萊迪思  FPGA  

Xilinx 發(fā)布數據中心生態(tài)系統投資計劃致力于進(jìn)一步壯大云計算及NFV加速解決方案

  •   賽靈思公司(Xilinx, Inc.)今天宣布一項新的數據中心生態(tài)系統投資計劃,并由賽靈思旗下的投資機構“Xilinx 技術(shù)投資 (Xilinx Technology Ventures)”全權執行。該計劃主要用于技術(shù)投資,以豐富賽靈思的數據中心產(chǎn)品與服務(wù),并促進(jìn)行業(yè)創(chuàng )新,加速產(chǎn)品上市進(jìn)程及降低總擁有成本。新計劃專(zhuān)門(mén)針對新興工作負載應用解決方案,如機器學(xué)習、圖像及視頻處理、數據分析、存儲數據庫加速以及網(wǎng)絡(luò )加速等。   作為該計劃的一部分,賽靈思近期完成了數據中心生態(tài)系統的首次投
  • 關(guān)鍵字: Xilinx  FPGA   

Xilinx發(fā)貨業(yè)界首批高端FinFET FPGA:16nm Virtex UltraScale+器件

  •   賽靈思公司(NASDAQ:XLNX)今天宣布其 Virtex? UltraScale+? FPGA面向首批客戶(hù)開(kāi)始發(fā)貨,這是業(yè)界首款采用臺積公司(TSMC)16FF+工藝制造的高端FinFET FPGA。賽靈思在UltraScale+產(chǎn)品系列與設計工具上一直與100多家客戶(hù)積極接觸,目前已向其中60多家客戶(hù)發(fā)貨器件和/或開(kāi)發(fā)板。Virtex UltraScale+器件加上Zynq? UltraScale+ MPSoC和Kintex?
  • 關(guān)鍵字: Xilinx  FPGA  

讓XDC時(shí)序與約束為您效力

  •   作者:Adam?Taylor?e2v?公司首席工程師?aptaylor@theiet.org  時(shí)序和布局約束是實(shí)現設計要求的關(guān)鍵因素。本文是介紹其使用方法的入門(mén)讀物?! ⊥瓿?RTL?設計只是?FPGA?設計量產(chǎn)準備工作中的一部分。接下來(lái)的挑戰是確保設計滿(mǎn)足芯片內的時(shí)序和性能要求。為此,您經(jīng)常需要定義時(shí)序和布局約束。我們了解一下在基于賽靈思?FPGA?和?SoC?設計系統時(shí)如何創(chuàng )建
  • 關(guān)鍵字: XDC  FPGA   

基于FPGA的模糊控制器管理蔗糖提取

  •   作者:Deepali?Vyas?在讀碩士研究生?印度拉賈斯坦?Lakshmangarh市Mody科技大學(xué)deepalivyas100@yahoo.com  Yogesh?Misra?研究員?印度拉賈斯坦?Chittorgarh?市?Mewar?大學(xué)?yogeshmisra@yahoo.com  H.?R.?Kamath?主任?印度中央邦&nbs
  • 關(guān)鍵字: FPGA  MATLAB  

利用Artix-7 FPGA設計高性能USB器件

  •   作者:Tom?Myers?高級硬件工程師,Anritsu?公司?tom.myers@anritsu.com  低功耗的賽靈思?FPGA?系列使總線(xiàn)供電的?USB?器件設計垂手可得  憑借在市場(chǎng)中數十億的端口數量,通用串行總線(xiàn)?(USB)?成為實(shí)現主機與外設之間千兆位以下連接的首選接口。不過(guò),由于?USB?規范有著(zhù)嚴格的浪涌電流和穩態(tài)工作電流限值要求,因此由總線(xiàn)供電的器件應用經(jīng)常忽視F
  • 關(guān)鍵字: Artix-7  FPGA   

Xilinx FPGA 推動(dòng)人群自動(dòng)監測技術(shù)的發(fā)展

  •   基于?Spartan?6?的實(shí)時(shí)運動(dòng)分類(lèi)系統為人群的自動(dòng)監測和監控開(kāi)辟新途徑?! ∪巳旱谋O控與監測已經(jīng)成為當前的一個(gè)重要領(lǐng)域。政府和安全部門(mén)都已經(jīng)開(kāi)始尋求在公共場(chǎng)所智能監測人群的更先進(jìn)的方式,從而避免在來(lái)不及采取行動(dòng)之前檢測到任何異?;顒?dòng)。但是在有效達成這一目的之前還需要克服一些障礙。例如,如果需要一天?24?小時(shí)同時(shí)監測整個(gè)城市里所有可能的人群活動(dòng),僅靠全人工監測是不可能的,尤其在安裝有數千部?CCTV?攝像頭的情況下更是如此?!?/li>
  • 關(guān)鍵字: Xilinx  FPGA  

為打破FPGA壟斷局面 科技巨鱷各耍手段

  • FPGA市場(chǎng)前景誘人,但是門(mén)檻之高在芯片行業(yè)里無(wú)出其右,排名前4公司手握9000余項專(zhuān)利,如此之多的技術(shù)專(zhuān)利構成的技術(shù)壁壘當然高不可攀。
  • 關(guān)鍵字: FPGA  Xilinx  Altera  

Xilinx 加速客戶(hù)醫療創(chuàng )新技術(shù)的上市速度

  •   All Programmable平臺、醫療認證IP和軟件協(xié)議棧助力賽靈思客戶(hù)更早向市場(chǎng)推出能夠挽救生命的設備?! ‰娮赢a(chǎn)品以很多種方式影響我們的生活,但在一個(gè)領(lǐng)域中電子設備具有生死攸關(guān)的影響,那就是醫療行業(yè)。人們的壽命越來(lái)越長(cháng),這很大程度上得益于醫療水平的不斷提高,而醫療水命的提高又受益于醫療電子設備的快速進(jìn)步??蛻?hù)在過(guò)去三十年里利用賽靈思All Programmable器件創(chuàng )造了一系列創(chuàng )新技術(shù)?! ∪缃?,賽靈思FPGA(包括不斷增加的片上系統,例如Zynq?-7000 
  • 關(guān)鍵字: Xilinx  FPGA  

京微雅格發(fā)布“云”系列首顆兩千萬(wàn)門(mén)級FPGA芯片CME-C1(祥云)

  •   京微雅格(北京)科技有限公司今日召開(kāi)“國家科技重大專(zhuān)項核高基項目首顆高性能FPGA芯片暨京微雅格CME-C1(祥云)系列新品發(fā)布會(huì )”,宣布其面向大容量FPGA市場(chǎng)的“云”系列首款FPGA芯片,CME-C1(祥云)正式發(fā)布。武漢虹信通信技術(shù)有限公司、普天信息技術(shù)研究院、遼寧聚龍金融設備股份有限公司等產(chǎn)業(yè)代表,媒體代表近百名嘉賓出席了此次發(fā)布活動(dòng)。   CME-C1采用了TSMC 40nm CMOS工藝,邏輯容量從30K—200K不等。該系列產(chǎn)
  • 關(guān)鍵字: 京微雅格  FPGA  

深度解析電源管理IC三大趨勢

  •   在所有的電子設備和產(chǎn)品中,都不乏電源管理IC的“身影”。隨著(zhù)數字高速I(mǎi)C技術(shù)和芯片制造工藝技術(shù)的共同高速發(fā)展,高性能電源IC“助陣”的作用顯得愈加重要。而日新月異的電子產(chǎn)品應用、環(huán)保綠色節能需求的興起也對電源IC提出了更高的要求,催生新一代高集成度、高性能和高能效電源管理IC的需求,亦成為電源管理IC廠(chǎng)商永恒的使命?! ‰娫碔C需“漲姿勢”  據市調機構iSuppli預計,2016年電源管理IC市場(chǎng)預計將達到387億美元,消費電子、網(wǎng)絡(luò )通信、移動(dòng)互聯(lián)領(lǐng)域都是主要的應用市場(chǎng),汽車(chē)電子、新能源領(lǐng)域也逐漸發(fā)
  • 關(guān)鍵字: 電源管理  FPGA  

滿(mǎn)足尺寸和功耗的要求

  •   現在,總是忙個(gè)不停的消費者們希望能夠隨時(shí)隨地保持連接,獲取信息??纱┐髟O備能夠很方便地幫助消費者將上面的愿望變成現實(shí)。只需輕輕一點(diǎn)和一滑,或者使用手勢,亦或是說(shuō)出簡(jiǎn)單的語(yǔ)音指令,消費者就能立即訪(fǎng)問(wèn)所需的內容。隨著(zhù)可穿戴設備變得越來(lái)越智能,功能越來(lái)越豐富,OEM廠(chǎng)商們需要的解決方案不僅要能夠提供下一代可穿戴設備所需的功能,還要滿(mǎn)足這些小型設備對于尺寸和功耗的要求。   為了滿(mǎn)足可穿戴設備市場(chǎng)的需求,萊迪思特別推出了適用于移動(dòng)應用的FPGA器件,能夠滿(mǎn)足尺寸和功耗方面的需求,并可進(jìn)行客制化以實(shí)現與接口/
  • 關(guān)鍵字: 萊迪思  FPGA  

Francis Chow:產(chǎn)學(xué)研聯(lián)合,共創(chuàng )5G未來(lái)

  •   無(wú)線(xiàn)通信網(wǎng)絡(luò )在短短30年間,已經(jīng)將44億人連接在一起。無(wú)線(xiàn)網(wǎng)絡(luò )極大提升了我們在教育、商務(wù)、聯(lián)絡(luò )和生活等方面的質(zhì)量,令我們獲益匪淺。5G是下一代的無(wú)線(xiàn)網(wǎng)絡(luò ),將會(huì )為我們帶來(lái)更豐富的功能和受益。它可將數據速率提升100倍,所連接的設備也將增加100倍。要真正實(shí)現5G網(wǎng)絡(luò ),我們必須解決很多技術(shù)上和商業(yè)上的挑戰。我認為,僅僅靠半導體產(chǎn)業(yè)和系統產(chǎn)業(yè)解決不了這些挑戰。 因此,我們必須充分挖掘同學(xué)們的天賦和潛力。這就是我們聯(lián)合西安電子科技大學(xué)、友晶舉辦首次5G大賽的原因,我相信很多同學(xué)有很大的潛力,能夠為未來(lái)5G網(wǎng)絡(luò )
  • 關(guān)鍵字: Altera  FPGA  

雙向飛碟射擊與設計調試

  •   縱觀(guān)歷史,電路內仿真 (ICE) 模式是使用硬件仿真器的第一種方式,也是迄今為止最為流行的方法。在這種模式中,需將硬件仿真器插入物理目標系統上的插孔,以此代替待開(kāi)發(fā)的芯片,從而利用實(shí)時(shí)數據支持運用和調試硬件仿真器內部映射的待測設計(DUT)?! ∪欢?,這種公認的能夠引人注目的驗證方法卻存在一系列問(wèn)題,其中最嚴重的問(wèn)題便是它的隨機性。也就是說(shuō),當調試DUT時(shí),它缺少確定性或者可重復性。為了更好地理解這一點(diǎn),我們可以做個(gè)形象類(lèi)比?! ∽屛覀儊?lái)看看雙向飛碟射擊。這是一種射擊運動(dòng),在這項運動(dòng)中,會(huì )將碟靶從靶場(chǎng)
  • 關(guān)鍵字: SoC  FPGA  

Xilinx宣布支持16nmUltraScale+ 器件的工具與文檔公開(kāi)提供

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. )今天宣布支持16nmUltraScale+?系列的工具及文檔面向公眾公開(kāi)提供,其中包含Vivado? 設計套件HLx版、嵌入式軟件開(kāi)發(fā)工具、賽靈思Power Estimator (功耗評估器),以及用于Zynq? UltraScale+ MPSoC及Kintex? UltraScale+器件的技術(shù)文檔。設計開(kāi)發(fā)者們現在就可以在自己特定的設計上,通過(guò)UltraScale+產(chǎn)品系列實(shí)現比28nm器件高出2-5
  • 關(guān)鍵字: Xilinx  FPGA  
共6801條 123/454 |‹ « 121 122 123 124 125 126 127 128 129 130 » ›|

asic-to-fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

ASIC-to-FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>