EEPW首頁(yè) >>
主題列表 >>
gps25-lvs
gps25-lvs 文章 進(jìn)入gps25-lvs技術(shù)社區
利用更高效的 LVS 調試提高生產(chǎn)率
- 簡(jiǎn)介版圖與電路圖比較 (LVS) 驗證是片上系統 (SOC) 設計周期中集成電路 (IC) 驗證必不可少的組 成部分，但鑒于當今高密度且層次化的版圖、不斷提高的電路復雜性以及錯綜復雜的晶圓 代工廠(chǎng)規則，運行 LVS 可能是一項耗時(shí)且資源密集的工作。全芯片 LVS 運行不僅會(huì )將設計版 圖與電路圖網(wǎng)表進(jìn)行比較，而且通常還包含會(huì )增加 LVS 運行時(shí)間的其他驗證，例如電氣規則 檢查 (ERC) 和短路隔離。根據設計的復雜性，調試這些設計的 LVS 結果可能同樣具挑戰性且耗時(shí)，進(jìn)而影響總周轉時(shí) 間 (TAT) 和計
- 關(guān)鍵字： LVS SOC IC設計 Mentor
Cadence與聯(lián)電攜手完成28納米HPC+制程先進(jìn)射頻毫米波設計流程認證
- 聯(lián)華電子近日宣布Cadence?毫米波（mmWave）參考流程已獲得聯(lián)華電子28奈米HPC+制程的認證。透過(guò)此認證，Cadence和聯(lián)電的共同客戶(hù)可利用整合的射頻設計流程，加速產(chǎn)品上市時(shí)程。此完整的參考流程是基于聯(lián)電的晶圓設計套件（FDK）所設計的，其中包括具有高度自動(dòng)化的電路設計、布局、簽核和驗證流程的一個(gè)實(shí)際示范電路，讓客戶(hù)可在28奈米的HPC+制程上實(shí)現更無(wú)縫的芯片設計。經(jīng)認證的毫米波參考流程，支持Cadence的智慧系統設計?策略，使客戶(hù)加速SoC設計的卓越性。高頻射頻毫米波設計除了需要模擬和混合
- 關(guān)鍵字： EM DRC LVS PVS
| 共4條 1/1 1 |
gps25-lvs介紹
您好，目前還沒(méi)有人創(chuàng )建詞條gps25-lvs!
歡迎您創(chuàng )建該詞條，闡述對gps25-lvs的理解，并與今后在此搜索gps25-lvs的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對gps25-lvs的理解，并與今后在此搜索gps25-lvs的朋友們分享。 創(chuàng )建詞條
gps25-lvs相關(guān)帖子
gps25-lvs資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473