目標設計平臺助力，FPGA日益“通用”化

　　“珍惜傳統、古建筑、古典文化和典雅的生活方式是有價(jià)值的，不過(guò)在科技的世界，固守過(guò)時(shí)的生產(chǎn)方法、舊的生產(chǎn)線(xiàn)、舊市場(chǎng)、管理者或工人的陳腐態(tài)度，則是一劑自殺的藥方。”

　　勒阿恩 馬克多爵士，新科學(xué)雜志，1982

　　我們身處變革的時(shí)代，這不僅體現在半導體產(chǎn)品日新月異，更體現在電子產(chǎn)品研發(fā)模式、思維、方法也在不斷變化，“更低功耗、更短面市時(shí)間、更多功能、更低成本、更。。。。”這些來(lái)自終端消費者不斷涌現的新需求正將ASIC逼向極限，毫無(wú)疑問(wèn)，電子產(chǎn)業(yè)需要新的設計思路和方法學(xué)，FPGA，這個(gè)最初只用于膠合邏輯的配角正在悄然轉變?yōu)殡娮釉O計的主角，一場(chǎng)新的設計變革正在醞釀，如何認識這場(chǎng)變革?你了解FPGA的最新發(fā)展動(dòng)態(tài)嗎?FPGA廠(chǎng)商如何推動(dòng)這場(chǎng)變革?近日，電子創(chuàng )新網(wǎng)獨家專(zhuān)訪(fǎng)了賽靈思全球營(yíng)銷(xiāo)與業(yè)務(wù)拓展高級副總裁Vin Ratford，作為可編程領(lǐng)域的一名老兵，Ratford分享了它對FPGA的看法和賽靈思公司最新策略，在此，我們以問(wèn)答形式刊出采訪(fǎng)實(shí)錄，以饗讀者。

　　電子創(chuàng )新網(wǎng)：現今的FPGA開(kāi)發(fā)和最初的FPGA已經(jīng)有很大不同，賽靈思如何讓工程師更方便地開(kāi)發(fā)FPGA?

　　Vin Ratford：確實(shí)，現今的FPGA已經(jīng)和過(guò)去的FPGA有很大不同，過(guò)去，FPGA只作為膠合邏輯使用，當時(shí)只有上千個(gè)查找表，大家知道如何配置就可以了，現在FPGA變得日益復雜和強大，對于我們FPGA廠(chǎng)商來(lái)說(shuō)(不只是賽靈思公司)，最大的挑戰是可編程性的管理，具體就是如何簡(jiǎn)化設計流程--和以前的開(kāi)發(fā)相比，以前開(kāi)發(fā)FPGA的工程師需要懂很多知識，例如RTL設計、HDL語(yǔ)言、嵌入式處理器、DSP、I/O、算法等，現在，我們要做的不是只讓博士來(lái)開(kāi)發(fā)FPGA，而是讓很多不懂FPGA的人懂得開(kāi)發(fā)和應用。如何實(shí)現這個(gè)目標?這就是我們提出的目標設計平臺(TDP)的概念，就是我們先將FPGA系統開(kāi)發(fā)中所需要的80%的基礎工作完成(不只是配置)，而讓客戶(hù)投入主要精力去完成最后的差異化工作。

　　在提升FPGA易用性方面，我們的比照對象不是競爭對手，而是ASIC/ASSP廠(chǎng)商，例如TI、ST等，我們的目標是讓客戶(hù)在使用FPGA時(shí)和使用ASIC的體驗類(lèi)似，我們知道，FPGA的參考設計都是假設用戶(hù)對FPGA有一定的認知基礎，而標準器件則不一樣，你可以不用對你要使用的DSP等器件架構有詳細的了解就可以進(jìn)行開(kāi)發(fā)，我們的目標就是把FPGA器件變成和標準器件一樣做到開(kāi)盒即用。

　　電子創(chuàng )新網(wǎng)：如何去實(shí)現這樣的易用性?

　　Vin Ratford：主要是軟件方面的進(jìn)行改進(jìn)，例如在進(jìn)行標準器件開(kāi)發(fā)的時(shí)候，工程師只要懂C語(yǔ)言就可以進(jìn)行應用的實(shí)現，在開(kāi)發(fā)FPGA的時(shí)候，需要實(shí)現從C語(yǔ)言到門(mén)級語(yǔ)言的轉換，我們的目標是讓一個(gè)懂C語(yǔ)言熟悉標準器件例如DSP的工程師可以輕松地完成無(wú)障礙完成FPGA開(kāi)發(fā)，我們在這方面正在做一些工作，年底會(huì )有一個(gè)發(fā)布，并以白皮書(shū)的形式來(lái)告知。

　　驗證這個(gè)最好的辦法就是用兩個(gè)工程師，一個(gè)懂FPGA，一個(gè)懂DSP，他們在用我們的新工具的時(shí)候是否用自己熟悉的方法達到一樣的結果。

　　電子創(chuàng )新網(wǎng)：在通用語(yǔ)言開(kāi)發(fā)上，賽靈思需要設定特別的要求和格式嗎?有無(wú)在開(kāi)發(fā)更高級的語(yǔ)言?

　　Vin Ratford：縱觀(guān)標準器件的開(kāi)發(fā)，都是最初用低價(jià)語(yǔ)言開(kāi)發(fā)然后逐漸走向高級，EDA業(yè)界也是這個(gè)趨勢，會(huì )有越來(lái)越高級的語(yǔ)言，FPGA也一樣，最早大家用HDL語(yǔ)言，現在可以用C語(yǔ)言、C++語(yǔ)言了，未來(lái)會(huì )有更高級的語(yǔ)言例如圖形化語(yǔ)言來(lái)支持開(kāi)發(fā)。以前很多算法需要用Matlab來(lái)驗證然后才應用，現在就可以直接用Matlab來(lái)開(kāi)發(fā)了。