基于Xtensa的ASIP開(kāi)發(fā)流程研究
—— Research on ASIP Design Flow Based-on Xtensa
作者：徐欣鋒 中國科學(xué)院微電子研究所專(zhuān)用集成電路與系統研究室
時(shí)間：2009-06-15
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
前言
本文引用地址：http://dyxdggzs.com/article/95269.htm隨著(zhù)半導體工藝技術(shù)向著(zhù)納米尺度的發(fā)展，微電子技術(shù)進(jìn)入SoC(系統芯片)時(shí)代，且沿著(zhù)可靠性強、體積小、功耗低等方向繼續發(fā)展。在下一代SoC設計流程中，系統級EDA工具的地位變得比以往更加重要，ESL(Electronic System Level)設計方法學(xué)將是設計下一代SoC的關(guān)鍵，因為逐漸縮短的上市時(shí)間需要硬件-軟件并行設計。
本文以Tensilica Xtensa可配置、可擴展處理器為開(kāi)發(fā)平臺，探索了高性能低功耗ASIP(Application Specific Instruction-set Processor專(zhuān)用指令處理器)開(kāi)發(fā)流程。
ASIP設計理論
面向特定應用的ASIP處理器，既有ASIC執行特定應用的高效性，又有GPP處理器可編程的靈活性，能夠簡(jiǎn)化設計復雜度、縮短設計周期、加快上市步伐，在SoC設計中得到了廣泛的應用。如何快速高效地定制ASIP，使其滿(mǎn)足運算性能、芯片面積、上市時(shí)間和功耗等要求，是一個(gè)極具挑戰性的問(wèn)題。設計者需要在A(yíng)SIP指令集設計過(guò)程中在廣泛的設計空間進(jìn)行指令集探索，尋找滿(mǎn)足設計約束的處理器體系結構[1-8]。因此迫切需要可以支持快速ASIP設計的行為級設計方法和合適的EDA工具。
評論