基于Xtensa的ASIP開(kāi)發(fā)流程研究
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
(5) 運行XEnergy命令工具，對以上步驟生成的ASIP進(jìn)行全面功耗評估，如表3所示。
本文引用地址：http://dyxdggzs.com/article/95269.htm
(6)經(jīng)過(guò)(2)到(5)多次反復調試，在Xtensa高效的開(kāi)發(fā)工具下，用戶(hù)很快會(huì )得到滿(mǎn)意的ASIP體系結構及指令系統。然后，將配置信息和TIE指令信息提交給Tensilica的服務(wù)器，Xtensa Porcessor Generator(XPG)會(huì )生成相應的RTL或Netlist，供用戶(hù)進(jìn)行后端實(shí)現，同時(shí)XPG還會(huì )生成ASIP所需的軟件開(kāi)發(fā)工具，如編譯器、匯編器，使設計人員省去了針對ASIP開(kāi)發(fā)編譯器(或編譯器重定向)的繁重工作。
結語(yǔ)
Tensilica Xtensa體系結構可配置、指令集可自定義處理器和Xplorer、XPRES、XEnergy等工具集大大提高了ASIP處理器開(kāi)發(fā)速度，加快了針對不同應用領(lǐng)域探索專(zhuān)用處理器設計空間的效率。本文重點(diǎn)敘述了借助Xtensa平臺開(kāi)發(fā)ASIP時(shí)前端設計的各個(gè)步驟，此設計流程具有較強的借鑒價(jià)值。
參考文獻：
[1] Keutzer K，Malik S，Newton A R. From ASIC to ASIP：the next design discontinuity, Proceedings of ICCD02[M].W ashington DC：IEEE Computer Science Press，2002，84-90.
[2] 陳艾，周學(xué)海等. 專(zhuān)用指令集處理器(ASIP)行為級設計方法研究[J]，計算機工程與應用，2004.29, 44-46
[3] 楊君，李曦等. 專(zhuān)用指令集處理器(ASIP)系統級設計研究[J]，系統工程與電子技術(shù)，Vol.28(10)，2006年10月1572-1577
[4] 王志剛，李曦，周學(xué)海等. 一種定制指令集處理器ASIP評估指標權重抽取技術(shù)[J]，中國科學(xué)技術(shù)大學(xué)學(xué)報Vo1.37(2)，Feb. 2 0 0 7, 184-188
[5] 岳虹，沈立等. 基于TTA的嵌入式ASIP設計[J]，計算機研究與發(fā)展，43(4)：752～758，2006
[6] Cheung N, Henkel J, Parameswaran S. Rapid Configuration & Instruction Selection for an ASIP: A Case Study, Proceedings of the Design[C], Automation and Test in Europe Conference and Exhibition (DATE’03), 2003,1-6.
[7] Glokler T, Hoffmann A, Meyr H. Methodical Low-Power ASIP Design Space Exploration[C]. Journal of VLSI Signal Processing 33, 229–246, 2003
[8] Leupers R. Architectures and Design Tools for Communication and Multimedia Systems, From ASIP to MPSoC[C], EUROCON 2007
[9] TENSILICA, www.tensilica.com
[10] Xtensa Processor Extensions Synthesis (XPRES) Compiler User’s Guide[R] Tensilica Inc. 2007
[11]Howard P G, Vitter J S. Fast and Efficient Lossless Image Compression[R]. Proceedings of the 1993 IEEE Data Compression Conference (DCC '93), Snowbird, UT, April 1993
評論