基于Xtensa的ASIP開(kāi)發(fā)流程研究
作者：徐欣鋒 中國科學(xué)院微電子研究所專(zhuān)用集成電路與系統研究室
時(shí)間：2009-06-15
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
(1) 對處理器的體系結構進(jìn)行配置的同時(shí)，設計者可以在Xplorer中實(shí)時(shí)看到每一次調整對ASIP性能產(chǎn)生的影響，如圖3。
(2) XPRES工具可以完全自動(dòng)地分析應用程序生成相應的指令擴展。設計人員只需輸人利用標準ANSI C/C++設計的原始算法，XPRES便可以根據內置的配置選項完全自動(dòng)化地產(chǎn)生多種TIE指令組合供設計者折中選擇。
(3) 使用自定義的FLIX指令，它包括七種不同的64位指令字格式以及高達8個(gè)并行操作指令槽。FLIX提供VLIW風(fēng)格的并行執行功能卻沒(méi)有VLIW處理器會(huì )發(fā)生的“代碼膨脹”現象。
(4) XEnergy可以根據最終的體系結構配置和指令系統(包括設計者自定義的TIE擴展指令)評估ASIP功耗指標。
基于Xtensa開(kāi)發(fā)工具的ASIP設計流程
本項目目標是設計一款實(shí)現低功耗無(wú)損壓縮的嵌入式ASIP。首先，經(jīng)過(guò)比較從眾多壓縮算法中選擇了簡(jiǎn)單高效的FELICS算法[11];然后開(kāi)發(fā)算法的C++代碼進(jìn)行實(shí)際圖像壓縮實(shí)驗。試驗結果：FELICS對12幅目標圖像的平均無(wú)損壓縮比為2.7:1，滿(mǎn)足本項目要求。之后的工作就是根據圖2流程實(shí)現針對FELICS算法的ASIP設計。
評論