使用FPGA測試的一些有效方法(05-100)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
在Virtex-4中共有16個(gè)BUFG,若都被使用且經(jīng)手動(dòng)優(yōu)化后仍不滿(mǎn)足要求,那么還可以使用ISE提供的Floorplanner工具,對設計的各個(gè)模塊手動(dòng)進(jìn)行位置擺放,使各個(gè)模塊盡量靠近自己所使用的時(shí)鐘樹(shù)。
本文引用地址：http://dyxdggzs.com/article/91577.htm代碼一致性
對于經(jīng)過(guò)FPGA驗證的代碼而言,最擔心的是經(jīng)過(guò)驗證的代碼和進(jìn)行流片的代碼不一致。導致這個(gè)現象產(chǎn)生的原因是多種的,其中版本控制和由于FPGA、ASIC專(zhuān)用器件不一致而引起的問(wèn)題是最常見(jiàn)的兩個(gè)問(wèn)題。
對于經(jīng)過(guò)FPGA驗證的代碼,為了能夠使被測代碼可以順利的在FPGA進(jìn)行驗證,一般都采取了FPGA專(zhuān)用的器件。這些FPGA專(zhuān)用器件在A(yíng)SIC中是不存在的。為了解決這個(gè)問(wèn)題,我們通常采取“假代碼”(Fake Code)解決。
顧名思義,“假代碼”就是在代碼中保留FPGA專(zhuān)用器件的名稱(chēng)和接口,但是在FPGA和ASIC中使用不同的器件內核。該器件若在FPGA下使用則使用FPGA專(zhuān)用器件,若在A(yíng)SIC下使用,則使用自己編寫(xiě)的代碼。盡管這種做法仍然無(wú)法保證代碼的完全一致,但是卻最大限度的避免了代碼的差別。
結語(yǔ)
究竟使用EDA 仿真工具還是使用FPGA進(jìn)行流片前的功能驗證一直是業(yè)內討論的熱點(diǎn)話(huà)題,不同的設計、測試人員也有自己的觀(guān)點(diǎn)。本文針對使用FPGA進(jìn)行驗證測試所遇到的一些問(wèn)題提出了相應的解決方法?！?/p>
評論