多處理器系統芯片設計：IP重用和嵌入式SOC開(kāi)發(fā)的邏輯方法
——
作者：CEO Chris Rowen
時(shí)間：2005-09-28
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
與此同時(shí)，芯片設計人員面臨的壓力是在日益減少的時(shí)間內設計開(kāi)發(fā)更多的復雜硬件系統。除非業(yè)界在SOC設計方面采取一種更加有效和更加靈活的方法，否則投資回報障礙對許多產(chǎn)品來(lái)說(shuō)就簡(jiǎn)直太高了。半導體設計和電子產(chǎn)品發(fā)明的全球性步伐將會(huì )放緩。
SOC設計團隊會(huì )面臨一系列嚴峻的挑戰：
設計方面的努力：對于規模龐大的SOC，在設計方面所付出的努力將是巨大的。隨著(zhù)設計模塊變得更加復雜，基于Verilog和VHDL的邏輯設計將會(huì )淡出主流設計方法。
驗證方面的困難：典型邏輯模塊的復雜度比門(mén)數的增長(cháng)會(huì )更加迅速，因此設計中潛在的缺陷數量也會(huì )迅速提高。設計團隊的報告表明70％的開(kāi)發(fā)時(shí)間用于對他們的設計進(jìn)行驗證。
排除設計缺陷的成本：設計團隊越大，NRE費用越高，利潤和市場(chǎng)份額損失就越大，這都使避免設計缺陷的成本變得不可忍受。
硬件/軟件集成時(shí)間滯后：作為系統開(kāi)發(fā)過(guò)程的最后一步，軟件集成通常使得整個(gè)開(kāi)發(fā)計劃延遲。對于新的產(chǎn)品開(kāi)發(fā)工程而言，硬件/軟件驗證的滯后是一個(gè)極大風(fēng)險。
標準的變化及其復雜性：業(yè)界標準變化的次數、復雜度和費用爆炸性的增長(cháng)使得現有的設計方法和模塊構建技術(shù)變得過(guò)時(shí)了。一些新的復雜標準要求更大的計算吞吐量。
盡管通用處理器能夠處理許多任務(wù)，但是它們通常缺少執行復雜數據處理任務(wù)所需要的帶寬，例如網(wǎng)絡(luò )數據包處理、視頻處理和加密。芯片設計人員渴望通過(guò)硬線(xiàn)邏輯來(lái)實(shí)現這些關(guān)鍵功能。
摩爾定律 = 機會(huì ) + 風(fēng)險
戈登摩爾在1965年曾預測到集成電路的密度將每大約一到兩年翻一番。今天，構建超過(guò)一百萬(wàn)門(mén)的SOC是非?？赡艿?。在近幾年內，我們將會(huì )在某些復雜應用領(lǐng)域看到用十億個(gè)晶體管構建的芯片。不幸的是，與這些龐大芯片相關(guān)的設計任務(wù)是相當令人害怕的。半導體研究公司捕捉到這種現象并對邏輯復雜度和設計人員生產(chǎn)效率進(jìn)行了對比，如圖1所示。
圖1
硅片復雜度和設計人員生產(chǎn)效率之間日益增長(cháng)的鴻溝意味著(zhù)業(yè)界需要一種新的、更加有效的方法來(lái)設計SOC ，更加有效的SOC設計途徑是多處理器系統芯片MPSOC（Multi-Processor System-On-Chip）設計方法。MPSOC設計方法讓設計人員靈活地在第一時(shí)間（降低開(kāi)發(fā)成本）推出芯片并且保持超前（提高產(chǎn)量和收益）。
采用這種方法，SOC工程師可以在設計周期的早期就對各種可能的實(shí)現進(jìn)行更加全面和詳盡的了解。他們能夠更好地了解設計的硬件成本、應用性能、接口、編程模型和其它重要特征。
專(zhuān)用領(lǐng)域的靈活性
由于經(jīng)濟方面的原因，系統設計人員不需要使用硅芯片中的全部功能。例如，一個(gè)數碼相機設計人員不需要使用同一個(gè)芯片中用于高端光網(wǎng)絡(luò )交換的功能。通過(guò)對一百個(gè)相似的設計到一萬(wàn)個(gè)設計的對比可以看出從芯片得到的不同收益是相對適度的，如圖2所示。設計人員可以非常容易地提供一個(gè)適合其應用領(lǐng)域的芯片級設計平臺，并且在該平臺上可以保持靈活性。
評論