系統控制器免費IP 核的應用

　　1．前言

　　隨著(zhù)集成電路業(yè)工藝的發(fā)展，單位面積晶體管的數量急劇增加。按傳統的方法，能滿(mǎn)足芯片功能和時(shí)序要求設計的IC設計工程師，產(chǎn)能約為100門(mén)/天，要完成 1200萬(wàn)門(mén)的芯片設計需要500人年。設計復用（Design Reuse）技術(shù)成為解決問(wèn)題的有效方法。根據業(yè)界經(jīng)驗，任何模塊如果不作任何修改就可以在10個(gè)或更多項目中復用，都應該開(kāi)發(fā)成IP ?；贗P的數字IC設計方法是有效提高設計產(chǎn)能的關(guān)鍵技術(shù)。IP核又稱(chēng)IP （Intellectual Property）Core指具有獨立知識產(chǎn)權的電路核。設計復用不但適用于A(yíng)SIC設計，也適用于CPLD/FPGA。在該類(lèi)電路設計過(guò)程中，由于開(kāi)發(fā)工具的通用性、設計語(yǔ)言的標準化，使得設計過(guò)程基本與器件硬件特性無(wú)關(guān)，成功設計的各種功能電路模塊（core）具有很好的兼容性（Compliable）和移植性（Portable），恰當的復用使設計效率大大提高。

　　用于系統集成（Integration）的IP Core通常是私有的，必須向開(kāi)發(fā)商購買(mǎi)，這些花費對資金短缺的設計團體來(lái)說(shuō)是很大的負擔。而特殊的設計及測試工具給私有IP Core的整合帶來(lái)一些困難。有時(shí)私有IP Core還可能缺乏足夠的文檔，且購買(mǎi)者無(wú)法得到源代碼使得整合工作更加困難。以上原因使IP core 的推廣沒(méi)有預想地那樣順利。

　　作為一種嘗試，國際上一些非盈利組織（如Opencores等）和個(gè)人致力于自由（或稱(chēng)免費，Open 或Free）IP Core的發(fā)展，為設計者提供遵循GNU GPL或LGPL 協(xié)議的免費開(kāi)源IP core。本文以系統控制器（system controller）的IP核為例，介紹了免費IP Core的使用，包括資源的獲取方式和工具，文檔的應用，測試方法等問(wèn)題，希望以此引起設計人員對免費資源的關(guān)注。本文的資源來(lái)自Opencores組織。

　　2．資源的獲取

　　免費IP Core資源通常由非盈利性組織或個(gè)人提供，有些CPLD/FPGA芯片廠(chǎng)家也提供部分類(lèi)似資源，但因大多是針對某個(gè)特定的芯片，所以可移植性較差。本文主要關(guān)注以發(fā)展免費開(kāi)源IP核為宗旨的Opencores組織提供的資源，該組織也是免費IP開(kāi)發(fā)中最有影響的組織之一。

　　Opencores是國際上成立較早、比較有影響的組織，致力于LGPL（GNU Lesser Public License）協(xié)議下設計和發(fā)布IP Core，以保證設計資源能被自由免費使用。該組織還制定和發(fā)展開(kāi)放式IP Core設計標準及平臺，為用戶(hù)提供關(guān)于設計資源和平臺完備的文檔支持。

　　該組織官方網(wǎng)站上的資源以CVS工具管理，設計人員可以直接通過(guò)CVS工具或HTTP下載該組織提供的所有資源。因其開(kāi)發(fā)者會(huì )不斷更新資源，所以網(wǎng)站推薦使用CVS軟件整體下載資源 。該組織提供的資源包括算術(shù)模塊、微處理器、存儲器、協(xié)處理器、通信控制模塊、DSP 核、系統控制器、視頻控制器等電路模塊。該組織維護管理的Wishbone總線(xiàn)標準（由Sillivore公司開(kāi)發(fā)并移交）因其具有開(kāi)放性，且有豐富免費 IP Core資源支持，實(shí)際已成為免費IP Core設計的互連標準。該組織提供的OR1000處理器已被數家公司的開(kāi)發(fā)系統（SOPC）采用并在A(yíng)SIC上實(shí)現。

　　CVS（Concurrent Versions System）是國際上最成熟的版本控制管理系統。版本管理工具是指在軟件開(kāi)發(fā)過(guò)程中涉及到的各種軟件資源的自動(dòng)化管理工具?；ミB網(wǎng)上最大的開(kāi)源社區SOURCEFORGE 就以它管理9萬(wàn)個(gè)項目。該管理系統包括客戶(hù)端CVS和服務(wù)器端CVSNT。CVS最先只能工作于UNIX 或Linux平臺，現已有Windows版本即WinCVS。WinCVS可從其官方網(wǎng)站下載。下載并安裝WinCVS后，就可以從WinCVS訪(fǎng)問(wèn) Opencores官方網(wǎng)站提供的資源，該網(wǎng)站提供相關(guān)資源所在服務(wù)器的配置信息和資源管理信息，使用者以所提供的信息，可以直接訪(fǎng)問(wèn)所需網(wǎng)站的指定資源，執行瀏覽、下載等操作。

　　完善的IP Core一般包含該電路核的源代碼文件（VHDL或者Verilog HDL）、說(shuō)明文件、用于仿真的測試向量文件、仿真結果及綜合結果。以下以Opencores提供的系統控制器中的OCIDEC (OpenCores IDE Controller)為例，說(shuō)明如何利用好該組織提供的免費IP Core資源。

　　系統控制器廣泛應用于現代微計算機系統，控制特定電路設備與電路模塊之間能進(jìn)行正常工作，有時(shí)也稱(chēng)為接口電路。Opencores官方網(wǎng)站提供的系統控制器有AC 97 Controller，IDE Controller，OCIDEC，Memory Controller，PCI Bridge，RS232 Sy stem Controller等。

　　首先用WinCVS工具下載所需要的資源（此例的Module名為ata），下載到本地后的文件目錄將有若干文件夾。其中CVS文件夾下文件由CVS版本控制系統自動(dòng)產(chǎn)生，使用者可不去理會(huì )；bench文件夾下的文件為測試向量，用于對IP Core進(jìn)行功能仿真；doc文件夾下為說(shuō)明文件；rtl文件夾下為該IP Core的源代碼，一般使用Verilog和/或VHDL語(yǔ)言書(shū)寫(xiě)；sim和syn文件夾下分別為仿真和綜合的結果。由于應用者可能使用各種不同的仿真和綜合軟件，為使讀者便于了解應用的過(guò)程，本文使用較為通用的軟件Active-HDL和Synplify Pro作為處理工具。

　　3．資源的使用

　　3．1 了解IP Core的功能特性

　　要使一個(gè)他人所寫(xiě)的IP Core為自己的設計所用，首先要對其文檔和特性做全面的了解。凡是Opencores組織提供的資源里均附有相應IP Core的說(shuō)明（specifICation），該SPEC文件一般包含變動(dòng)記錄（Revision History）、功能特性簡(jiǎn)介（Introduction），IO及參數說(shuō)明（IO Port & Parameter）、寄存器說(shuō)明（Registers）、工作原理（Operation）、源代碼文件結構（Architecture）等內容。
本例的SPC文件表明了該IP Core是WISHBONE總線(xiàn)兼容的ATA/ATAPI-5主控器。

　　ATA（AT Attachment）接口也稱(chēng)為IDE（Integrated Drive Electronic）接口，用來(lái)連接硬盤(pán)、CDROM/DVD、CF卡及PC卡等周邊設備，并且SPEC內有詳細的IO和寄存器描述。