<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 了解R2R和電阻串DAC架構之間的差異

了解R2R和電阻串DAC架構之間的差異

作者: 時(shí)間:2008-06-23 來(lái)源:模擬混合信號 收藏

  均采用兩種基本架構,您對其特性的了解將有助于為應用選擇正確的轉換器架構。

本文引用地址:http://dyxdggzs.com/article/84634.htm

  由于大多數工程師都在工程類(lèi)院校專(zhuān)門(mén)學(xué)習過(guò)有關(guān)模數轉換器(ADC)、運算(Op Amp)、()以及其他電子架構的課程,因此您可能會(huì )認為他們已理解了這些電路的所有基本功能。大多數人都對 ADC 的工作原理有了一個(gè)很好的了解,但是對 的工作原理卻不太熟悉,它究竟有何功能呢?

  同樣,對于大多數人來(lái)說(shuō), 只不過(guò)是一個(gè)輸入端為數字信號數據而輸出端為模擬信號數據的“黑匣子”。只有為數不多的人知道其在架構方面的區別,以及與 梯形架構相比一個(gè)架構所具有的優(yōu)點(diǎn)和缺點(diǎn)。了解他們之間的不同之處并了解這些通用 DAC 的工作原理可以使設計人員為其應用選擇最佳的 DAC。本文將對 DAC 的基本工作原理進(jìn)行闡述,并對您一直想知道的一些問(wèn)題做出解答。

  盡管 DAC 通常被視為一個(gè)輸入端為數字信號數據而輸出端為模擬信號數據的“黑匣子”,但卻內藏玄機。數字數據可以是串行數據格式也可以是并行數據格式。像 SPI 或 I2C 之類(lèi)串行傳輸數字數據流的接口,就像是一條條進(jìn)入“黑匣子”的項鏈或鏈條,而并行接口會(huì )在一個(gè)時(shí)鐘周期內將所有必要的比特加載到該器件中。與該器件的另一側,模擬輸出信號可以是一個(gè)電壓或一個(gè)電流,如圖1 所示。

          圖1  的主要功能

  不同的輸入接口所提供的數據格式也有所不同,所以在速度、引腳數量、芯片面積、器件尺寸以及靈活性上都有很大的不同。但是,串行和并行接口均能將數字數據輸入到該器件中。

  一旦數字數據被輸入到黑匣子(第一個(gè)功能塊),那么輸入寄存器就會(huì )像串行-并行轉換那樣工作,或者在多通道器件中對該數據進(jìn)行存儲,直到該數據被傳輸至單個(gè) DAC 寄存器中。在輸入寄存器和 DAC 架構之間起連接作用的 DAC 寄存器將起到一個(gè)存儲器的作用,并對數字數據加以存儲。

  在 DAC 設計之初,該 DAC 寄存器為一個(gè)保存數字數據的外部存儲器。如果沒(méi)有 該 DAC 寄存器,那么由于模擬電路的實(shí)時(shí)饋入,DAC 的輸出將隨著(zhù)外部輸入總線(xiàn)的任何變化而立即發(fā)生變化。在用戶(hù)決定用新代碼更新 DAC 寄存器之前,該數據會(huì )一直駐留在 DAC 寄存器之中。DAC 寄存器主要起到了一個(gè)觸發(fā)電路的作用。

  架構

  當今的高精度 DAC 主要采用了兩種架構: 架構和架構。這兩種架構均為采用了一些數字控制邏輯的模擬電路。通過(guò)一款基本的 架構,就有可能生成一個(gè)電流輸出或電壓輸出;而架構只能利用一個(gè)輸出緩沖器生成一個(gè)電壓輸出,如圖2 中的輸出電路結構圖所示。在電流輸出的情況下,沒(méi)有實(shí)施輸出緩沖器。

 圖2:基本功能模塊

  電阻串架構

  顧名思義,電阻串架構就是一個(gè)以串聯(lián)形式放置的一串電阻,以構建一個(gè)電阻串。從理論上來(lái)說(shuō),您可能會(huì )需要 256 個(gè)電阻才能構建一款 8 位 DAC(28 = 256)(請參見(jiàn)圖3 ),包括產(chǎn)生一個(gè)電壓輸出的內部輸出緩沖器,該電壓輸出同數字輸入代碼等效。

圖3 主要的電壓輸出電阻串架構

  提高精度也就是說(shuō)要增加所需電阻的數量以構建一個(gè)電阻串 DAC。對于一款 16 位DAC 而言,可能需要65,536 個(gè)電阻才能生成所有可能的電壓/數字階躍(step)。但是,在現實(shí)真正的設計中,在一顆芯片上實(shí)施近 66,000 個(gè)電阻是不切實(shí)際的,對于當今的小封裝,低功耗和低成本要求而言尤為如此。

  因此,設計人員推出了其他更小的電路設計方案,如可降低電阻串上所需電阻數量以及接觸點(diǎn)的內插式,從而實(shí)現了功耗更低且更節省空間的設計。該內插式用來(lái)代替輸出緩沖器。當今的一些電阻串架構擁有一個(gè)可用作放大器外部反饋環(huán)路的引腳。

  由于特定的電阻串架構,電阻串 DAC 具有低成本和保證單調性能的優(yōu)點(diǎn)。值得一提的另外一個(gè)很重要的優(yōu)點(diǎn)是可以實(shí)現小型封裝的低功耗和小裸片面積,從而使他們非常適合便攜式應用。其另外一個(gè)優(yōu)點(diǎn)是輸出緩沖器已經(jīng)包括在該架構之中,從而無(wú)需使用更多的板上外部組件。

  其次,該輸出緩沖器還實(shí)現了內部電阻和模擬電路與外界的隔離,這在低阻抗電路中非常有用。許多應用都要求低突波能量,這也是電阻串架構的另外一個(gè)優(yōu)點(diǎn)。

  另一方面,由于電阻串設計的更高阻抗,所以其噪聲通常會(huì )高于 R2R 架構的噪聲。設計人員還應該清楚地知道有限的精度(亦稱(chēng)為積分非線(xiàn)性(INL))。較早的設計通常在中-60 最低位(LSB)提供 INL 數字,而較新型的一些設計則利用改進(jìn)的工藝技術(shù),現在可以在 4LSB 區域提供典型的 INL 數字。對于諸如馬達控制或過(guò)程控制的許多閉環(huán)應用而言,一個(gè)典型的 4 LSB INL 就已經(jīng)足夠了。然而,對于其他應用而言(如:自動(dòng)測試設備),這還遠遠不夠,那些應用通常需要1 LSB INL。因此,就有了另外一種不同的架構:R2R 架構。


上一頁(yè) 1 2 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>