多核設計需掌握關(guān)鍵技術(shù)

　　過(guò)去一段時(shí)間以來(lái)，收益遞減法則(Law of Diminishing Return)在傳統處理器架構的進(jìn)展方面已經(jīng)明顯體現出來(lái)。每一代新工藝幾何尺寸和新興微架構的進(jìn)步，在相應性能上所能帶來(lái)的增益正在逐漸減少──顯然，借助更快速度以實(shí)現摩爾定律的方法不再靈驗！功耗和微架構改良的限制，使單一處理器的發(fā)展前景受挫，業(yè)界的關(guān)注焦點(diǎn)已轉向多處理器或多核芯片架構的開(kāi)發(fā)潛力。

　　由于多核主要是用于克服單處理器系統局限性的，所以很多人認為，采用多核純粹是出于性能方面的考慮。但以picoChip的經(jīng)驗來(lái)看，多核技術(shù)的影響更微妙、意義也比僅簡(jiǎn)單地提供更強大的處理能力要深遠得多。對于我們和客戶(hù)來(lái)說(shuō)，最重要的一點(diǎn)是：picoArray多核產(chǎn)品能比標準處理器提供高10倍的處理能力。也就是說(shuō)，在同樣的價(jià)格和功耗基準下，采用多核產(chǎn)品的系統，將比采用標準DSP的系統處理能力高10倍。另外，傳統上需要一個(gè)大型FPGA的應用，若采用多核處理器實(shí)現，也能降低成本和功耗。

　　從更實(shí)用的角度說(shuō)，這些成本效益屬性使開(kāi)發(fā)諸如3G femtocells(也稱(chēng)家庭基地臺)等大量市場(chǎng)成為可能。這些產(chǎn)品要求極強的處理能力，且對價(jià)格很敏感、上市速度要快。這些技術(shù)同樣對處理能力和原材料成本有苛刻要求。

　　對多核處理器的解讀還存在其它誤解。其中之一是認為‘多核’意指一種技術(shù)。實(shí)際上，多核囊括了多種方法，這些方法可用以下兩個(gè)指標劃分：核的大小和所用核的數量。

　　事實(shí)上，為了從多核架構得到更好的性?xún)r(jià)比，核與和多核矩陣的大小是關(guān)鍵。為做出正確決策，必須徹底了解該組件的目標應用。采用新架構，我們可在每一組件內放置數百個(gè)核。此舉立即克服了多處理器系統面臨的一個(gè)傳統難題：對一個(gè)過(guò)程進(jìn)行‘某種程度’的并行處理雖然能提升少量性能，但卻顯著(zhù)增加復雜性，并限制了可用性。

　　為了把多核架構的潛能發(fā)揮到極致，支持處理器間通信的硬件至關(guān)重要。在此之上，軟件開(kāi)發(fā)五金|工具將決定一個(gè)項目的成敗。雖然多核的確是必經(jīng)之路，但簡(jiǎn)單的整合并不能解決問(wèn)題。必須根據應用需求來(lái)調配處理器的大小和數量、提供充分的處理器間通信能力；此外，最重要的是通過(guò)提供基于標準的直觀(guān)工具以確保軟件工程師能發(fā)揮最高創(chuàng )造力。上述所有條件皆備時(shí)多核設計才能事半功倍。