收益遞減法則 文章 進(jìn)入收益遞減法則技術(shù)社區

多核設計需掌握關(guān)鍵技術(shù)

• 　　過(guò)去一段時(shí)間以來(lái)，收益遞減法則(Law of Diminishing Return)在傳統處理器架構的進(jìn)展方面已經(jīng)明顯體現出來(lái)。每一代新工藝幾何尺寸和新興微架構的進(jìn)步，在相應性能上所能帶來(lái)的增益正在逐漸減少──顯然，借助更快速度以實(shí)現摩爾定律的方法不再靈驗！功耗和微架構改良的限制，使單一處理器的發(fā)展前景受挫，業(yè)界的關(guān)注焦點(diǎn)已轉向多處理器或多核芯片架構的開(kāi)發(fā)潛力。 　　由于多核主要是用于克服單處理器系統局限性的，所以很多人認為，采用多核純粹是出于性能方面的考慮。但以picoChip的經(jīng)驗來(lái)看，多核技術(shù)
• 關(guān)鍵字： 多核  收益遞減法則  DSP  處理器