基于最佳接收的UART的設計與實(shí)現
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
4 綜合與測試
本文引用地址：http://dyxdggzs.com/article/83208.htmUART設計完成后，采用Altera公司 的開(kāi)發(fā)軟件QuartusII綜合實(shí)現，器件選用Cyclone系列的FPGA——EP1C12Q240C8。整個(gè)UART占用了120個(gè)FPGA的邏輯單元(LE，Logic Element)?？梢哉f(shuō)所耗邏輯資源非常小，而且使用方便，適合工程使用。
為了測試這個(gè)UART的IP的工作穩定度，采用串口助手以各種速率不間斷發(fā)送數據流給UART進(jìn)行接收測試并回發(fā)，在每次長(cháng)達15分鐘的不間斷接收并回發(fā)數據的測試過(guò)程中，UART的通信錯誤是0。在性能上，比以前設計的UART(基于單次采樣而不是基于最佳接收)大為提高，而消耗的邏輯資源基本一致。目前這個(gè)基于最佳接收的UART的IP已經(jīng)在本研究所的FPGA產(chǎn)品中推廣，獲得一致好評。
參考文獻
1 繆眾林，丁克忠.帶硬件地址識別的UART IP的設計和實(shí)現.電子技術(shù)應用，2004；30(6)
2 李群芳，黃 建.單片微型計算機與接口技術(shù).北京：電子工業(yè)出版社，2001
3 樊昌信.通信原理(第5版).北京：國防工業(yè)出版社，2001
4 Bernard Sklar.Digital Commun-ications Fundamentals and Applications(Second Edition).Beijing：Publishing House of Electronics Industry，2002
5 Cyclone_device_handbook.Altera Corp，2003，10
評論