基于SPCE061A和CPLD的電動(dòng)自行車(chē)充電系統研制

　　2.2 語(yǔ)音播放程序設計

　　SPCE061A的D/A轉換通道的硬件實(shí)現大致有兩種方式，一種是直接采用數/模轉換器DAC方式，另一種是采用脈寬調制PWM驅動(dòng)方式。SPCE061A音頻輸出的結構就是由兩個(gè)DAC通道或一個(gè)PWM驅動(dòng)通道構成。這兩種實(shí)現方式實(shí)質(zhì)都為數/模轉換，都是將數字信號轉換為電流模擬信號輸出。SPCE061A的音頻輸出采用雙通道模/數轉換方式，即數字信號通過(guò)10位DAC轉換成3mA驅動(dòng)的電流模擬信號輸出。語(yǔ)音提示輸出直接采用DAC通道，經(jīng)信號放大后，由揚聲器輸出。語(yǔ)音播放流程圖如圖4所示。

　　2.3 CPLD程序設計

　　VerilogHDL語(yǔ)言是硬件描述語(yǔ)言，是描述硬件電路的功能、信號連接關(guān)系及定時(shí)關(guān)系的語(yǔ)言,通過(guò)語(yǔ)言編程來(lái)表示邏輯器件及系統的功能和行為。其具有設計技術(shù)齊全、方法靈活、支持廣泛、硬件描述能力強、與器件工藝無(wú)關(guān)、易于共享和復用等優(yōu)點(diǎn)。與VHDL相比，VerilogHDL是一種非常容易掌握的硬件描述語(yǔ)言，而掌握VHDL設計技術(shù)就比較困難。故采用VerilogHDL語(yǔ)言來(lái)設計接口電路，能充分利用VerilogHDL語(yǔ)言在系統級硬件描述上的優(yōu)點(diǎn)。

　　CPLD實(shí)現兩個(gè)多路選擇器和一個(gè)鍵盤(pán)掃描電路功能。程序各端口功能如表1所示。datain1由datain1[0]......datain1[17] 18位輸入端口組成，分為6組，每組3個(gè)端口。rs由rs[0]、rs[1]、rs[2]3位端口組成，最多可以表示8個(gè)2進(jìn)制數（本設計用到其中的6個(gè))來(lái)表示端口選擇位。dataout1由 dataout1[0]、dataout1[1]、dataout1[2]3位組成，表示輸出端口。datain1、dataout1、rs組成一個(gè)多路選擇器，實(shí)現選擇輸入功能，rs的值決定選擇datain1的哪一組信號送給dataout1，由dataout1輸出。datain2由datain2[0]、 datain2[1]組成，表示輸入端口。dataout2由dataout2[0]......dataout2[11]12位輸出端口組成，分成6組，每組2位。同理，datain2、 dataout2、rs組成另一個(gè)多路選擇器，實(shí)現選擇輸出功能，rs的值決定選擇datain2的2位信號從dataout2的哪一組輸出。rt為控制脈沖，當為上升沿時(shí)實(shí)現選擇輸入功能，當為下降沿時(shí)實(shí)現選擇輸出功能。datain3為16位按鍵輸入口（低電平有效），每位代表一個(gè)按鍵。dataout3為4位按鍵值輸出端口，當有按鍵按下時(shí)，經(jīng)CPLD內部狀態(tài)發(fā)生改變，按鍵彈起后，內部狀態(tài)經(jīng)CPLD自動(dòng)處理轉化為相應的鍵值從dataout3輸出（高電平有效）。如當datain3位為1111111111111101時(shí)，表示2號鍵按下，dataout3將輸出0010，表示按鍵值為2。

　　3 CPLD仿真

　　從最初的電路設計思想到QuartusII的波形仿真、再到CPLD的芯片編程結束,開(kāi)發(fā)設計流程圖如圖5所示。

　　在QuartusII 平臺上,對VerilogHDL程序編譯后，用Simulator對之進(jìn)行時(shí)序仿真,得到如圖6所示的結果。

　　由圖中可以看到各預定功能都得到了實(shí)現，如datain3為111111011111時(shí)，dataout3輸出為0110，仿真結果完全符合電路的要求。

　　基于SPCE061A+CPLD設計的電動(dòng)自行車(chē)充電系統，簡(jiǎn)化了系統軟硬件設計，提高了電路的穩定性和可靠性；使系統設計靈活、開(kāi)發(fā)周期短、集成性更強，同時(shí)使系統易于升級和擴展。經(jīng)檢驗測試，各項技術(shù)指標均達到了設計要求。

　　參考文獻

　　1 張鵬舉，李樹(shù)華，竇海峰.用單片機及CPLD實(shí)現的多功能控制系統設計.內蒙古大學(xué)學(xué)報(自然科學(xué)版)，2005;36（3）：316～320

　　2 李向舜,劉明慧.基于CPLD技術(shù)的AD轉換器接口電路設計.壓電與聲光，2005;27（4）：385～389

　　3 李春雷，王祖強.基于CPLD的電子存包系統的設計與實(shí)現.電子技術(shù)應用，2005;31（7）：69～72

　　4 李小波，孫志勇，劉春生.基于CPLD和單片機的低頻信號源設計.儀器技術(shù)與傳感器， 2005;（11）：46～49