數字音頻功放處理芯片設計與實(shí)現

　　1 引言

　　目前，數字技術(shù)在人類(lèi)文明中發(fā)揮著(zhù)越來(lái)越重要的作用，正成為生活中必不可少的部分。"數字功放電路"是指用數字技術(shù)對音頻信號進(jìn)行處理，使模擬的音頻信號轉換為數字信號，并最終以脈沖寬度調制(Pulse Width Modulation，PWM)或脈沖密度調制(PulseDensity Modulation，PDM)的方式，驅動(dòng)大功率開(kāi)關(guān)晶體管(一般用MOS場(chǎng)效應管)，并經(jīng)一個(gè)LC電路進(jìn)行∑變換后得到模擬的音頻信號，并濾除高頻脈沖成分，然后驅動(dòng)揚聲器放音。

　　與傳統的模擬功放相比，數字功放的優(yōu)點(diǎn)有：(1)數字功放的效率高，在80%以上，像TI的TPA203XDl系列最高可達到88%，APOGEE的 DDX8000效率為90%，在工作時(shí)發(fā)熱非常小;而模擬功放的AB類(lèi)功放效率最高也只有60%，若是純A類(lèi)功放的效率也只有30%左右。經(jīng)過(guò)對比，在輸出相同功率的情況下，數字功放的發(fā)熱量只有AB類(lèi)功放發(fā)熱量的25%左右;而耗電量只有AB類(lèi)的60%左右。(2)數字功放的音質(zhì)可以同純A類(lèi)相媲美，但 A類(lèi)的效率極低，容易發(fā)熱，功率不容易做大;AB類(lèi)音質(zhì)較差，在小信號時(shí)容易出現交越失真，功率大時(shí)也容易發(fā)熱。相比之下數字功放有功率大、效能高、失真低的優(yōu)點(diǎn)。(3)抗干擾能力強，數字功放的信號放大部分采用數字放大方式，因為數字信號不容易受到外界雜散電波的干擾。數字功放的放大工作方式是：把輸入的模擬信號先轉換成數字信號，再把數字信號進(jìn)行放大處理。而模擬功放直接對輸入的信號放大，模擬信號容易受到外界雜散電波的干擾，產(chǎn)生一些雜音，影響整機性能。(4)適合于大批量生產(chǎn)，由于產(chǎn)品的一致性好，所以生產(chǎn)中無(wú)須調試，只保證元器件正確安裝即可。

　　數字功率放大器主要分為數字信號處理、橋式功率放大和低階模擬低通濾波器3個(gè)部分。音頻信號處理作用是對輸入的數字音頻信號[脈沖編碼調制(PulseCode Modulation，PCM)編碼]進(jìn)行過(guò)采樣、噪聲整形、重新量化編碼成PWM形式的輸出。橋式功率放大器的主要作用是把PWM信號電壓、輸出電流放大推動(dòng)低通濾波器。低通濾波器去除放大后的PWM信號的高頻成分，還原為模擬的音頻信號。

　　筆者設計了一種基于過(guò)采樣和∑一△調制的數字功率放大器的數字音頻處理部分，對其實(shí)現的基本原理作了討論并對其進(jìn)行ASIC實(shí)現。

　　2 數字音頻處理器的結構與設計[1-3]

　　數字音頻處理部分是數字功率放大器的核心。音頻信號處理就是把音頻輸入的多比特PCM碼信號無(wú)失真地轉化成PWM信號，用以驅動(dòng)后面的橋式功率放大器。一般采用2種技術(shù)使輸出的PWM信號與原始的PCM編碼信號保持相同的信噪比：(1)過(guò)采樣技術(shù)，就是在相同信噪比的前提下，增加采樣頻率可減少編碼字的位數;(2)噪聲整形技術(shù)，這種方法可將量化噪聲趕到高頻段，使可聽(tīng)頻帶內噪聲功率減少，從而改善量化信噪比。

　　2.1過(guò)采樣數字濾波器

　　過(guò)采樣技術(shù)是指以遠高于奈奎斯特采樣頻率的頻率對信號進(jìn)行采樣的方法，由信號采樣量化理論可知，若輸入信號的最小幅度大于量化器的量化階梯△，并且輸入信號的幅度隨機分布，則量化噪聲的總功率是一個(gè)常數，與采樣頻率./=無(wú)關(guān)，在O～fs/2的頻帶范圍內均勻分布。因此量化噪聲電平和采樣頻率成反比，如果提高采樣頻率，則可降低量化噪聲電平，而由于基帶是固定不變的，因而減少了基帶范圍內的噪聲功率，提高了信噪比。由于增加過(guò)采樣倍數，可降低表示一個(gè)采樣字所需的字長(cháng)。對于要進(jìn)行的音頻信號處理來(lái)說(shuō)，需要處理的是16～24 bit的音頻信號，而要將其轉換為l bit的PWM信號，在此處要對其進(jìn)行128倍的過(guò)采樣。筆者采用三級實(shí)現，前兩級使用2個(gè)半帶濾波器，實(shí)現4倍的過(guò)采樣，第三級采用梳狀積分 (Cascaded Integrator(~omb，CIC)濾波器來(lái)實(shí)現。具體實(shí)現框圖如圖1所示。

　　2.1.1 半帶濾波器

　　在過(guò)采樣濾波器的設計中，首先將PCM信號經(jīng)過(guò)一個(gè)半帶濾波器。半帶濾波器是實(shí)現內插因子為2的一種比較有效的濾波器設計方法。特點(diǎn)是傳輸函數中有一半的項系數為0，所以與同等長(cháng)度的FIR濾波器相比運算要少一半，這樣可大大減少濾波過(guò)程的運算量與存儲器的使用，有利于濾波器的實(shí)現，也有利于節省面積。它的頻率響應表現為通帶紋波與阻帶紋波相等，通帶截止頻率和阻帶截止頻率關(guān)于角頻率π/2對稱(chēng)。這樣，只會(huì )將基帶以外的噪聲功率混疊入過(guò)渡帶內，而不會(huì )對基帶造成影響。為了節省面積，把幾個(gè)相同的線(xiàn)性相位濾波器作為子濾波器，通過(guò)作乘法和加法把這些子濾波器連接起來(lái)，構成一個(gè)半帶濾波器。設計采用了2個(gè)相同的半帶濾波器，這樣每個(gè)半帶濾波器的階數就不需要太高。

　　2.1.2 CIC濾波器

　　經(jīng)過(guò)2個(gè)半帶濾波器之后，使音頻信號經(jīng)過(guò)一個(gè)CIC濾波器來(lái)實(shí)現32倍的過(guò)采樣。內插 濾波器(CIC)由H0genauer提出，在硬件實(shí)現時(shí)不需要乘法器，也不需要存儲濾波器系數，只利用加法和寄存器就可實(shí)現。它主要應用于高的采樣頻率下，可大大減少資源利用率。

　　CIC濾波器是由工作于高采樣頻率下的積分部分和工作于低采樣頻率下的梳狀部分組成。CIC濾波器的積分部分是由N級數字積分單元構成，工作在高頻fs下，單級積分器的傳遞函數

　　梳狀部分工作在低采樣頻率fs/R下，這里R是整數倍的頻率變換因子，單級梳狀濾波器的傳遞函數

　　以fs為參照，整個(gè)濾波器的傳遞函數

　　2.2噪聲整形技術(shù)

　　單純的采用過(guò)采樣技術(shù)，為保持相同的信噪比，如果過(guò)采樣系數過(guò)高，硬件上難以實(shí)現，所以采用過(guò)采樣和噪聲整形二者結合，噪聲整形技術(shù)降低了有效頻帶內的噪聲，以降低表示每個(gè)樣值所需要的字長(cháng)。

　　這里筆者采用∑一△調制技術(shù)。∑一△調制技術(shù)是在增量調制的基礎上發(fā)展起來(lái)的。增量調制就是將前后采樣點(diǎn)的差值進(jìn)行量化編碼，這樣也可代表連續信號包含的信息。它與PCM編碼的本質(zhì)區別是：它只有一位編碼，但這一位碼不是表示信號抽樣值的大小，而是表示抽樣時(shí)刻波形的變化趨向。∑一△調制是在增量調制的基礎上，對輸入信號先進(jìn)行積分，使信號高頻分量幅度下降，然后再進(jìn)行增量調制，它可更適應高頻端豐富的信號源要求。傳統的PCM編碼將信號分成多個(gè)幅度級，而∑一△變換是將信號按時(shí)間分割，保持幅度恒定。

　　圖2是筆者在設計中所采用的二階∑一△調制框圖。

　　由圖2可得到

　　原始信號X(z)通過(guò)噪聲整形電路后完整地包含于l，(z)中，而量化噪聲在通過(guò)一個(gè)函數H2(z)作用后加入到輸出Y(z)中，使噪聲分布斜率更加陡峭，低頻區量化噪聲得到進(jìn)一步降低。噪聲能量分布圖如圖3所示。

　　可見(jiàn)，減小了帶內噪聲，增加了帶外噪聲，通過(guò)后續的模擬濾波器可非常方便地濾除掉帶外噪聲。

　　基于以上分析，筆者提出的系統實(shí)現框圖如圖4斤示。該設計具有I2S音頻接口和I2C控制數據接口。通過(guò)I2S進(jìn)入的PCM音頻數據存入數據寄存器，從 I2C進(jìn)入的控制信號進(jìn)入參數寄存器組，通過(guò)插值濾波模塊對音頻信號進(jìn)行控制。信號通過(guò)噪聲整形和數字脈寬調制之后輸出PWM信號驅動(dòng)功放工作。

　　3 數字信號處理部分的FPGA驗證和ASIC實(shí)現

　　3.1 FPGA實(shí)現

　　筆者選擇以Xilinx的SPARTAN3系列的XC3S1500為驗證平臺。使用Xilinx的ISE8.1為綜合工具，得到如圖5的頂層模塊的綜合具體電路圖，其中電路時(shí)鐘使用XC3S1500自帶的75 MHz時(shí)鐘，經(jīng)過(guò)DCM分頻為50 MHz后供給電路工作，經(jīng)過(guò)電路測試，發(fā)現聲音效果良好，具體電路圖如圖5所示。

　　3.2 ASIC實(shí)現

　　筆者最終實(shí)現了芯片設計，筆者選擇了Chartered的0.35μ的庫，使用Synopsys的后端Design C0mplier Prime Time，Astro，Hercules等工具進(jìn)行后端設計。芯片尺寸為2 342 mmx2 342 mm，ASIC實(shí)現如圖6所示。

　　本設計實(shí)際工作頻率為50 MHz，在設計過(guò)程中，將時(shí)鐘設定為80 MHz，經(jīng)Prime Time驗證后，系統時(shí)序良好，完全符合要求。

　　4 結論

　　目前，數字功放領(lǐng)域日益發(fā)展，但是中國的狀況令人堪憂(yōu)，本文提出的數字功放系統主要面向中低端產(chǎn)品的實(shí)現，可以為更進(jìn)一步研究打下堅實(shí)基礎。