ADS8344和FPGA的高精度數據采集前端

　　數據采集在工業(yè)測試系統中是一個(gè)很重要的環(huán)節，其精確性和可靠性是至關(guān)重要的。本文闡述的數據采集系統精度高達16位，能夠對8個(gè)外部模擬通道進(jìn)行A/D采樣，最大模擬輸入信號范圍達到-15～+15V。該系統具有限幅保護功能，程序編寫(xiě)簡(jiǎn)便，能夠實(shí)現對遠端數據的采集和傳輸。

　　1 系統硬件設計

　　數據采集系統框圖如圖1所示。

　　圖中，A/D轉換器采用了TI公司的16位逐次逼近型ADS8344;FPGA主要用于控制ADC的啟動(dòng)、停止和查詢(xún)ADC狀態(tài)等，同時(shí)對數據進(jìn)行高速數據緩沖、異步數據編解碼、無(wú)線(xiàn)信道編解碼等數據處理。

　　1.1 主要芯片ADS8344

　　ADS8344是一款高性能、低功耗的ADC，采用2.7～5V單電源供電，最大采樣頻率為100 kHz，信噪比達84dB，自帶采樣/保持電路，包含8個(gè)單端模擬輸入通道(CH0～CH7)，也可合成為4個(gè)差分輸入。參考電壓VRFF的范圍為500mV～VCC，相應的每個(gè)模擬通道的輸入為0V～VREF，DS8344是通過(guò)三線(xiàn)SPI接口與FPGA相互通信的，數據從DIN引腳輸入到8位只寫(xiě)控制寄存器。當FPGA讀取完ADC上次轉換

　　結果時(shí)，下一個(gè)轉換通道的控制字節就寫(xiě)到了DIN引腳。一個(gè)完整的控制字節需要8個(gè)DCLK時(shí)鐘。寫(xiě)完控制字節的同時(shí)，模/數轉換結束，模/數轉換狀態(tài)輸出引腳BUSY產(chǎn)生一下降沿，數據輸出有效，FPGA開(kāi)始接收由DCUT輸出的轉換結果。16位串行數據需要16個(gè)DCLK時(shí)鐘，在接收串行數據的LSB位時(shí)，下一個(gè)通道的控制字開(kāi)始輸入到A/D芯片。ADS8344完成一次完整的數據采樣保持、轉換和輸出共需要25個(gè)DCLK時(shí)鐘。ADS8344串行接口時(shí)序如圖2所示。

　　1.2 信號調理電路

　　數據采集前端的調理電路如圖3所示。2個(gè)運放選用的是TI公司的精密儀表放大器OPA277。由于輸入模擬電壓信號為雙極性，范圍為一15～+5 V，而ADX8344模擬輸入通道為O V～VREF(本系統是+5 V)，所以必須對輸入信號進(jìn)行單極性轉換。

　　其傳遞函數為：

　　式中：VOUT為轉換后的單極性電壓信號;VREF由電壓基準源提供，在圖中是+2.5V;VIN為輸入的一15～+15 V電壓信號。當R3=6R1、R4=6R2時(shí)，傳遞函數可化簡(jiǎn)為：

　　可見(jiàn)，傳遞函數是線(xiàn)性函數。只要正確選擇精確的電阻值，一15～+15 V電壓信號可線(xiàn)性轉換為O～+5V，從而保證了系統的精度。

　　1.3 無(wú)線(xiàn)通道

　　本系統是按用戶(hù)的要求設計開(kāi)發(fā)的，其中，無(wú)線(xiàn)通道是由用戶(hù)提供的。本系統采用的無(wú)線(xiàn)通道是點(diǎn)對點(diǎn)傳輸，傳輸距離最遠達40 km，傳輸速率最高達11 Mbps，對標準異步串口數據是透明傳輸。A/D電路輸出的數據經(jīng)FPGA高速數據緩沖、異步數據編碼、無(wú)線(xiàn)信道編碼等數據處理后，送到無(wú)線(xiàn)通道進(jìn)行無(wú)線(xiàn)傳輸。遠端的無(wú)線(xiàn)接收機接收到數據后送到FPGA進(jìn)行無(wú)線(xiàn)信道解碼、異步數據解碼等處理，恢復A/D采樣數據，然后或者送到D/A電路進(jìn)行模擬量輸出，或者重新進(jìn)行異步數據編碼送到PC機，由PC機對數據做進(jìn)一步的分析處理。

　　2 軟件設計

　　本系統的軟件設計包括了FPGA硬件描述語(yǔ)言編程和PC機應用程序。

　　2.1 FPGA編程

　　FPGA編程使用VHDL語(yǔ)言，主要包括對ADS8344的數據讀寫(xiě)、異步數據編解碼等。使用FPGA很容易實(shí)現SPI接口間的通信，對ADS8344的數據讀寫(xiě)僅用兩個(gè)進(jìn)程就可以實(shí)現。部分程序如下：

　　(1)寫(xiě)數據進(jìn)程

　　程序中的8位控制字節是在另一進(jìn)程中根據用戶(hù)要求進(jìn)行配置的?？刂萍拇嫫鞲袷饺缦拢?/p>

　　控制寄存器各位的功能說(shuō)明如下：

　　S——控制字節開(kāi)始位。為高時(shí)，才表示輸入的字節有效。

　　A2~AO——模擬輸入通道選擇位。

　　SGL/DIF——模擬通道輸入方式選擇位。為高時(shí)，為單端輸入i為低時(shí)，為雙端差分輸入。

　　PDl～DO——功率管理選擇位。

　　(2)讀數據進(jìn)程

　　ADS8344是多通道A/D轉換芯片，所以數據要添加通道地址碼。FPGA讀取了16位數據后，進(jìn)行高速數據緩沖處理，使用速率與低速異步串口速率匹配。由于讀取的數據是16位，而異步數據是10位(1位起始位，8位數據位，l位停止位)，因此要對數據重新編碼。用FPGA實(shí)現異步數據格式非常簡(jiǎn)單。下面是異步數據編碼的部分程序：

　　在數據編碼進(jìn)程中，pdatam(15 downto 0)是A/D轉換出來(lái)的16位數據，分為4個(gè)異步數據幀。每幀的低4位是數據位，高4位是編碼位，數據編碼格式如表l所列。

　　上位PC機以指定速率接收到如表l格式的4個(gè)異步數據幀后，去掉起始位、停止位，地址位和空閑位，按地址位順序重新排列數據，就得到D15～D0的16位A/D量化數據，PC機對數據可做進(jìn)一步的處理。

　　2.2 PC機編程

　　PC機端的應用程序是在NI公司的LahView環(huán)境下開(kāi)發(fā)的，主要用于對采集到的數據進(jìn)行解封裝，顯示，控制整個(gè)數據采集系統的進(jìn)行、停止，設置一些相應的參數，以及進(jìn)行最后的數據分析處理。

　　3 結論

　　該系統綜合運用了FPGA硬件描述語(yǔ)言改變電路結構、算法技術(shù)和無(wú)線(xiàn)點(diǎn)對點(diǎn)傳輸技術(shù)，將兩者相結合應用在遠程數據采集中。該系統用戶(hù)界面友好，操作簡(jiǎn)便，精度、速度以及系統可靠性完全滿(mǎn)足要求。該系統應用于某研究所試驗中的飛艇與地面間的數據采集傳輸。實(shí)踐表明，該系統適合用在要求采集通道多、精度高，但速率要求不高的數據采集中。